晶垫具保护层的芯片封装结构制造技术

本实用新型专利技术公开一种晶垫具保护层的芯片封装结构，其中至少一保护层是覆盖地设于至少一晶垫的一周边区上供用以缩小各晶垫对外露出的面积，并屏蔽地保护各晶垫的该周边区，其中各保护层未覆盖到各晶垫的一焊接区，以使各晶垫的该焊接区对外露出；其中在一跨线状态中，任一跨设在任一该晶垫与其所对应的一载板的一连接垫之间的一焊线不会跨设于其他各晶垫上的该焊接区所界定的一第二上方空间之中，以此任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线更能被其他各晶垫上的该周边区上的各保护层所隔绝，有利于增加产品的市场竞争力。场竞争力。场竞争力。

【技术实现步骤摘要】
晶垫具保护层的芯片封装结构


[0001]本技术涉及一种芯片封装结构，尤指一种晶垫具保护层的芯片封装结构。

技术介绍

[0002]在半导体领域中，现有的芯片封装结构能通过打线接合(Wire Bonding)作业所产生的焊线与载板电性连接。参考图11及图12，当一芯片封装结构4与一载板2进行打线接合作业时，该芯片封装结构4上的多个晶垫4a是利用打线接合作业所产生的多条焊线3以与该载板2上所对应的多个连接垫2a电性连接，使该多条焊线3跨设于该多个晶垫4a与所对应的该多个连接垫2a之间而形成一跨线状态。然而，当在该跨线状态中，任一跨设在任一该晶垫4a与其所对应的该连接垫2a之间的该焊线3会跨设于其他各晶垫4a上的上方空间之中，使得各晶垫4a与各焊线3之间的信号彼此产生干扰如图11及图12所示，信号干扰会让所运作的电子系统无法正常运作，现代各个领域都逐渐走向智能电器或人工智能的科技产品趋势，都需要运用到半导体芯片产品，半导体芯片产品倘若当运用在医疗或交通方面的领域，当半导体芯片产品所运作的电子系统无法正常运作时，恐会造成人身安全的危险，而且不利于产品的市场竞争力。
[0003]此外，为了避免上述各晶垫4a与各焊线3之间的信号彼此产生干扰，制造端必须重新设计该载板2上的各连接垫2a位置以及相关的线路设计，增加了制造端的成本。
[0004]因此，一种能有效地解决各晶垫与各焊线之间的信号彼此产生干扰的问题的晶垫具保护层的芯片封装结构，为目前相关产业所迫切期待。

技术实现思路

[0005]本技术的主要目的在于提供一种晶垫具保护层的芯片封装结构，其中至少一保护层是覆盖地设于至少一晶垫的一周边区上供用以缩小各晶垫对外露出的面积，并屏蔽地保护各晶垫的该周边区，其中各保护层未覆盖到各晶垫的一焊接区，以使各晶垫的该焊接区对外露出；其中在一跨线状态中，任一跨设在任一该晶垫与其所对应的一载板的一连接垫之间的一焊线不会跨设于其他各晶垫上的该焊接区所界定的一第二上方空间之中，以此任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线更能被其他各晶垫上的该周边区上的各保护层所隔绝，有效地解决各晶垫与各焊线之间的信号彼此产生干扰的问题。
[0006]为达成上述目的，本技术提供一种晶垫具保护层的芯片封装结构，该芯片封装结构包含一芯片单元、多个晶垫及至少一保护层；其中该芯片单元具有一表面；其中该多个晶垫是设于该芯片单元的该表面上，每一该晶垫上界定一焊接区及一周边区，该周边区是环绕于该焊接区的周边，其中每一该晶垫的该焊接区是供该芯片封装结构进行打线接合(Wire Bonding)作业时所产生的至少一焊线的一端进行焊接，其中每一该晶垫的上方界定一第一上方空间，其中每一该晶垫的该焊接区上方界定一第二上方空间，该第二上空间小于该第一上方空间；其中该至少一保护层是覆盖地设于至少一该晶垫的该周边区上供用以
缩小该至少一晶垫对外露出的面积，并屏蔽地保护该至少一晶垫的该周边区，其中该至少一保护层未覆盖到该至少一晶垫的该焊接区，以使该至少一晶垫的该焊接区对外露出；其中该芯片封装结构是位于一载板上，该载板上具有多个连接垫供该载板进行打线接合作业时所产生的每一该焊线的一端进行焊接，每一该连接垫与所对应的该芯片封装结构的每一该晶垫是分别形成一对一的对应关系，用以使每一该焊线跨设于每一该晶垫的该焊接区与所对应的每一该连接垫之间而形成一跨线状态，且该芯片封装结构与该载板形成电性连接状态，并且任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线不会跨设于其他该晶垫上的该焊接区所界定的该第二上方空间之中，以此任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线更能被其他该晶垫上的该周边区上的该至少一保护层所隔绝，有利于增加产品的市场竞争力，并降低制造端的成本。
[0007]在本技术一较佳实施例中，每一该晶垫是由铝材料所制成。
[0008]在本技术一较佳实施例中，该芯片封装结构上的该至少一保护层进一步是覆盖于该芯片封装结构上的部分的该多个晶垫的该周边区上。
[0009]在本技术一较佳实施例中，该芯片封装结构上的该至少一保护层进一步是覆盖于该芯片封装结构上的全部的该多个晶垫的该周边区上，且该至少一保护层是将芯片单元的该表面全面覆盖。
[0010]在本技术一较佳实施例中，该芯片封装结构上的该至少一保护层进一步是只覆盖于该芯片封装结构上的一个该晶垫的该周边区上。
附图说明
[0011]图1为本技术的第一实施例的上视平面示意图。
[0012]图2为图1的局部放大示意图。
[0013]图3为图2的侧视剖面示意图。
[0014]图4为本技术的第一实施例应用于载板上的上视平面示意图。
[0015]图5为本技术的第二实施例的上视平面示意图。
[0016]图6为本技术的第二实施例应用于载板上的上视平面示意图。
[0017]图7为本技术的第三实施例的上视平面示意图。
[0018]图8为本技术的第三实施例应用于载板上的上视平面示意图。
[0019]图9为本技术的部分或一个晶垫处于打线接合状态的局部放大侧视剖面示意图。
[0020]图10为本技术的多个晶垫处于打线接合状态的局部放大侧视剖面示意图。
[0021]图11为现有的一实施例的上视平面示意图。
[0022]图12为现有的另一实施例的上视平面示意图。
[0023]附图标记说明：1
‑
芯片封装结构；1a
‑
芯片封装结构；1b
‑
芯片封装结构；1c
‑
芯片封装结构；10
‑
芯片单元；10a
‑
表面；20
‑
晶垫；20a
‑
第一上方空间；20b
‑
第二上方空间；21
‑
焊接区；22
‑
周边区；30
‑
保护层；2
‑
载板；2a
‑
连接垫；3
‑
焊线；4
‑
芯片封装结构；4a
‑
晶垫。
具体实施方式
[0024]配合图示，将本技术的结构及其技术特征详述如下，其中各图示只用以说明
本技术的结构关系及相关功能，因此各图示中各元件的尺寸并非依实际比例画制且非用以限制本技术。
[0025]参考图1至图3，本技术提供一种晶垫具保护层的芯片封装结构1，该芯片封装结构1包含一芯片单元10、多个晶垫20及至少一保护层30。
[0026]该芯片单元10具有一表面10a如图1至图3所示。
[0027]各晶垫20是设于该芯片单元10的该表面10a上如图1至图3所示，各晶垫20上界定一焊接区21及一周边区22，该周边区22是环绕于该焊接区21的周边如图1及图2所示；其中各晶垫20的该焊接区21是供该芯片封装结构1进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶垫具保护层的芯片封装结构，其特征在于，包含：一芯片单元，其具有一表面；多个晶垫，该多个晶垫是设于该芯片单元的该表面上，每一该晶垫上界定一焊接区及一周边区，该周边区是环绕于该焊接区的周边；其中每一该晶垫的该焊接区是供该芯片封装结构进行打线接合作业时所产生的至少一焊线的一端进行焊接；其中每一该晶垫的上方界定一第一上方空间；其中每一该晶垫的该焊接区上方界定一第二上方空间，该第二上空间小于该第一上方空间；及至少一保护层，该至少一保护层是覆盖地设于至少一该晶垫的该周边区上供用以缩小该至少一晶垫对外露出的面积，并屏蔽地保护该至少一晶垫的该周边区；其中该至少一保护层未覆盖到该至少一晶垫的该焊接区，以使该至少一晶垫的该焊接区对外露出；其中该芯片封装结构是位于一载板上，该载板上具有多个连接垫供该载板进行打线接合作业时所产生的每一该焊线的一端进行焊接，该每一连接垫与所对应的该芯片封装结构的该多个晶垫是分别形成一对...

【专利技术属性】
技术研发人员：于鸿祺，林俊荣，古瑞庭，
申请(专利权)人：华东科技股份有限公司，
类型：新型
国别省市：