一种可测试性设计安全模式控制方法及装置制造方法及图纸

本发明专利技术公开了一种可测试性设计安全模式控制方法及装置，该方法包括：响应于接收到可测试性设计DFT模式序列，获取认证序列；若所述认证序列通过，配置DFT控制寄存器；响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。本发明专利技术在DFT模式下能够保证芯片的整体复位受DFT的复位信号的控制，并能保证DFT模式不会异常退出，保证芯片的时钟电压正常，不受测试数据变化的影响，保证芯片的正常测试的顺利进行。的正常测试的顺利进行。的正常测试的顺利进行。

【技术实现步骤摘要】
一种可测试性设计安全模式控制方法及装置


[0001]本专利技术涉及数据处理
，特别是涉及一种可测试设计安全模式控制方法及装置。

技术介绍

[0002]随着集成电路的高速发展，芯片集成度越来越高，导致逻辑规模和工作模式也越来越复杂，基于芯片级的可测试性设计(Design for test，DFT)就越来越重要。
[0003]目前，在DFT模式下处理芯片复位的方位是将复位源在DFT模式信号有效的条件下，MUX(multiplexer，数据选择器)选择到外部输入的DFT模式下的复位信号。如图1所示的实现方式，SCAN_RST为DFT模式下的外部输入的复位信号，DFT_mode_signal为32bit比较器产生的DFT模式下的信号使能，新的复位代替原有的复位输出到芯片中的各个模块中，达到芯片中的复位可控的目的。
[0004]然而对于安全芯片来说，复位信号至关重要，在DFT模式下即使复位模块不上扫描链，也同样涉及到如下问题：输出的复位信号将对芯片时钟、电源、模式控制等相关模块产生影响，外部输入的DFT模式下的复位信号SCAN_RST的变化将影响以上相关模块的复位信息，导致在测试时产生非期望的时钟频率、电压值以及模式控制信号；而且在DFT模式下，要对芯片的整体设计进行串联测试，将导致相关时钟、电源、模式控制模块的寄存器配置由于测试向量数据(Pattern)的多变性发生改变，从而导致芯片的时钟频率、工作电压变化，甚至导致模式信号发生异常变化，因此导致芯片异常退出DFT模式。安全芯片涉及到各种传感器的检测，一旦受到攻击芯片将产生报警信号，导致芯片产生复位；而在DFT模式下芯片整体设计进行串链测试，将导致相关传感器(sensor)的配置由于测试向量数据(Pattern)的多样性发生改变，从而发生异常报警，导致复位信号的产生；其他需求复位源的输入同样受到各自产生模块串链测试的影响，导致信号异常变化，影响芯片模式的控制，从而产生退出模式的风险。
[0005]因此，DFT模式下需将芯片的复位进行可控操作的处理，将复位信号做MUX处理连接到外部输入SCAN_RST上的方式，同时由DFT测试数据的翻转变化，在DFT模式下安全芯片将产生不可预期的复位以及相关保证芯片工作的模块发生数据的各种变化，从而导致芯片退出DFT模式，无法进行DFT测试。

技术实现思路

[0006]针对于上述问题，本专利技术提供一种可测试性设计安全模式控制方法及装置，保证了DFT模式不会异常退出和芯片的正常测试的顺利进行。
[0007]为了实现上述目的，本专利技术提供了如下技术方案：
[0008]一种可测试性设计安全模式控制方法，包括：
[0009]响应于接收到可测试性设计DFT模式序列，获取认证序列；
[0010]若所述认证序列通过，配置DFT控制寄存器；
[0011]响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。
[0012]可选地，所述方法还包括：
[0013]响应于接收到目标模式序列，对所述目标模式序列进行解析；
[0014]根据解析结果，确定系统是否进入DFT模式。
[0015]可选地，所述利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，包括：
[0016]利用DFT模式信号对复位系统的复位源进行屏蔽处理；
[0017]对目标功能模块的复位源进行屏蔽处理；
[0018]对目标复位模块的外围总线上的操作请求进行屏蔽处理。
[0019]可选地，所述配置DFT控制寄存器，包括：
[0020]对DFT模式使能标记信号进行配置。
[0021]可选地，所述控制系统进入DFT模式，包括：
[0022]控制系统在DFT模式下输出的信号为满足目标状态的信号，以使得对测试向量数据进行测试。
[0023]一种可测试性设计安全模式控制装置，包括：
[0024]获取单元，用于响应于接收到可测试性设计DFT模式序列，获取认证序列；
[0025]配置单元，用于若所述认证序列通过，配置DFT控制寄存器；
[0026]处理单元，用于响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。
[0027]可选地，所述装置还包括：
[0028]解析单元，用于响应于接收到目标模式序列，对所述目标模式序列进行解析；
[0029]确定单元，用于根据解析结果，确定系统是否进入DFT模式。
[0030]可选地，所述处理单元包括：
[0031]第一处理子单元，用于利用DFT模式信号对复位系统的复位源进行屏蔽处理；
[0032]第二处理子单元，用于对目标功能模块的复位源进行屏蔽处理；
[0033]第三处理子单元，用于对目标复位模块的外围总线上的操作请求进行屏蔽处理。
[0034]可选地，所述配置单元具体用于：
[0035]对DFT模式使能标记信号进行配置。
[0036]可选地，所述处理单元包括控制子单元，用于控制系统进入DFT模式，所述控制子单元具体用于：
[0037]控制系统在DFT模式下输出的信号为满足目标状态的信号，以使得对测试向量数据进行测试。
[0038]相较于现有技术，本专利技术提供了一种可测试性设计安全模式控制方法及装置，该方法包括：响应于接收到可测试性设计DFT模式序列，获取认证序列；若所述认证序列通过，配置DFT控制寄存器；响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。本专利技术在DFT模式下能够保证芯片的整体复位受DFT的复位信号的控制，并能保证DFT模式不会异常退出，保证芯片的时钟电压正常，不受测试数据变化的影响，保证芯片的正常测试的顺利进行。
附图说明
[0039]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0040]图1为现有技术中的一种DFT复位处理方法的意图；
[0041]图2为本专利技术实施例提供的一种可测试性设计安全模式控制方法的流程示意图；
[0042]图3为现有技术中一种传统的DFT设计结构的示意图；
[0043]图4为本专利技术实施例提供的一种DFT设计结构的示意图；
[0044]图5为本专利技术实施例提供的一种DFT模式配置的流程图。
[0045]图6为本专利技术实施例提供的一种可测试性设计安全模式控制装置的结构示意图。
具体实施方式
[0046]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可测试性设计安全模式控制方法，其特征在于，包括：响应于接收到可测试性设计DFT模式序列，获取认证序列；若所述认证序列通过，配置DFT控制寄存器；响应于DFT控制寄存器配置完成，利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，控制系统进入DFT模式。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：响应于接收到目标模式序列，对所述目标模式序列进行解析；根据解析结果，确定系统是否进入DFT模式。3.根据权利要求1所述的方法，其特征在于，所述利用DFT模式信号对复位系统的复位源及目标复位模块进行屏蔽处理，包括：利用DFT模式信号对复位系统的复位源进行屏蔽处理；对目标功能模块的复位源进行屏蔽处理；对目标复位模块的外围总线上的操作请求进行屏蔽处理。4.根据权利要求1所述的方法，其特征在于，所述配置DFT控制寄存器，包括：对DFT模式使能标记信号进行配置。5.根据权利要求1所述的方法，其特征在于，所述控制系统进入DFT模式，包括：控制系统在DFT模式下输出的信号为满足目标状态的信号，以使得对测试向量数据进行测试。6.一种可测试性设计安全模式控制装置，其特征在于，包括：获取单...

【专利技术属性】
技术研发人员：马迁，郭耀华，张满新，
申请(专利权)人：紫光同芯微电子有限公司，
类型：发明
国别省市：