一种FFT硬件加速器架构及其使用方法技术

本发明专利技术公开了一种FFT硬件加速器架构及其使用方法，包括控制器、地址产生模块、输入存储单元、数据交换存储单元、输出存储单元、基

【技术实现步骤摘要】
一种FFT硬件加速器架构及其使用方法


[0001]本专利技术涉及硬件加速器架构
，尤其涉及一种FFT硬件加速器架构及其使用方法。

技术介绍

[0002]快速傅里叶变换（FFT）是离散傅里叶变换（DFT）的快速算法，其作为频域分析的有效工具，在电能质量检测领域有着广泛应用。FFT算法可大幅降低DFT的计算复杂度，但当FFT计算点数较大时，常规通用处理器可能无法满足其需求。为提高FFT计算速度，FFT硬件加速器被提出和应用。
[0003]FFT硬件加速器主要有顺序递归、级联处理、并行迭代以及阵列处理四种常规架构，其中顺序递归架构运算时间较长，并行迭代和阵列处理架构消耗的资源过大，不太适用于电能质量检测场景。常规级联处理架构相对顺序递归架构速度更快，但其增加了延时用的缓冲存储器使用量，且不具备动态调节能力。为此，我们提出一种适用于电能质量检测的FFT硬件加速器架构。

技术实现思路

[0004]本专利技术所述的一种FFT硬件加速器架构及其使用方法，解决上述
技术介绍
中提出的运算时间长、硬件消耗大以及不具备动态调节能力的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种FFT硬件加速器架构，包括控制器、地址产生模块、输入存储单元、数据交换存储单元、输出存储单元、蝶形运算模块以及CORDIC电路；所述蝶形运算模块包括固定基蝶形运算模块和混合基蝶形运算模块；所述控制器与地址产生模块、CORDIC电路以及混合基蝶形运算模块相连；所述地址产生模块与输入存储单元、数据交换存储单元和输出存储单元相连；所述CORDIC电路蝶形运算模块相连；所述蝶形运算模块之间采用级联处理架构。
[0006]优选的，所述级联处理架构由蝶形运算模块和数据交换存储单元组成，所述蝶形运算模块之间通过数据交换存储单元连接，所述数据交换存储单元位于两个蝶形运算模块之间。
[0007]优选的，级联处理架构一侧为输入存储单元，另一侧为输出存储单元。
[0008]优选的，所述固定基蝶形运算模块为进行基
‑
16蝶形运算的固定基蝶形运算模块。
[0009]优选的，所述FFT硬件加速器架构至少包括2级固定基蝶形运算模块和1级混合基蝶形运算模块。
[0010]优选的，所述CORDIC电路包括FFT运算模式和常规工作模式两种模式，所述FFT运算模式时CORDIC电路生成蝶形运算所需的旋转因子，所述常规模式时CORDIC电路替代三角函数、反三角函数。
[0011]优选的，所述输入存储单元、数据交换存储单元和输出存储单元都采用乒乓RAM结构。
[0012]优选的，所述数据交换存储单元的数据通路采用单路径延时反馈方式。
[0013]一种FFT硬件加速器架构的使用方法，其特征在于，包括如下步骤：S1：输入数据；S2：获取FFT点数；S3：配置混合基蝶形运算模块；S4：配置旋转因子；S5：进行蝶形运算，并获取得幸运算结果；S6：判断青蝶形运算的级数是否符合要求，若是，则输出结果，若否，则进行步骤S7；S7：所述步骤S6中的运算结果代替所述步骤S4中的输入数据，继续进行步骤S4
‑
S6。
[0014]本专利技术的有益效果为：采用固定基+混合基蝶形运算融合的级联处理架构，工作于流水线模式，具有运算效率高和较宽的动态范围等优点；CORDIC电路可工作于FFT运算模式和常规工作模式，可用于生成蝶形运算所需旋转因子和替代电能质量检测中的三角函数、反三角函数等复杂计算；输入存储单元、数据交换存储单元和输出存储单元都采用乒乓RAM结构，具有能效高、硬件开销低等优点。
附图说明
[0015]图1为本专利技术一种FFT硬件加速器架构图；图2为本专利技术所述的交换存储单元的数据通路图；图3为本专利技术所述的一种FFT硬件加速器架构的使用方法的控制流程图。
具体实施方式
[0016]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0017]本专利技术提供的一种FFT硬件加速器架构，结合图1来说明，包括控制器、地址产生模块、输入存储单元、数据交换存储单元、输出存储单元、蝶形运算模块以及CORDIC电路；所述蝶形运算模块包括固定基蝶形运算模块和混合基蝶形运算模块；所述控制器与地址产生模块、CORDIC电路以及混合基蝶形运算模块相连；所述地址产生模块与输入存储单元、数据交换存储单元和输出存储单元相连；所述CORDIC电路蝶形运算模块相连；所述蝶形运算模块之间采用级联处理架构。所述级联处理架构由蝶形运算模块和数据交换存储单元组成，所述蝶形运算模块之间通过数据交换存储单元连接，所述数据交换存储单元位于两个蝶形运算模块之间。级联处理架构一侧为输入存储单元，另一侧为输出存储单元。
[0018]其中，混合基蝶形运算模块指可重构蝶形运算模块，可以通过控制器配置成基
‑
2、基
‑
4、基
‑
16等蝶形运算模块，本实施例的固定基蝶形运算模块采用进行基
‑
16蝶形运算的固定基蝶形运算模块。本专利技术混合基蝶形运算模块由基
‑
2蝶形运算器组成，通过控制器最
高可配置成基
‑
16蝶形运算模块，其不同于固定基蝶形运算模块，固定基蝶形运算模块则不可重构的蝶形运算模块，如基
‑
2、基
‑
4等蝶形运算模块，其无法通过控制使其重构成其他蝶形运算模块，所以相对于固定基模块来说，混合基蝶形运算模块对于数据的处理更为灵活。
[0019]从图1中可以看出，本专利技术采用固定基+混合基蝶形运算融合的级联处理架构，固定基为基
‑
16蝶形运算，混合基为可重构的蝶形运算模块，由控制器根据FFT点数对混合基蝶形运算模块进行重构；本实施例由2级固定基蝶形运算模块和1级混合基蝶形运算模块组成，各级蝶形运算模块工作于流水线模式，固定基蝶形运算模块、混合基蝶形运算模块采用级联处理架构，蝶形运算模块中间为数据交换存储单元，级联处理架构两侧为输入/输出存储单元。
[0020]之所以采用以上所述的2级固定基+1级混合基蝶形运算融合的级联处理架构，是由于这样可适用于电能质量29‑212
点FFT运算。电网谐波检测一般检测10
‑
50次谐波，最高次谐波每周期检测50个点，所以电网谐波检测频率范围大概为25k
‑
125kHz，每基波周期FFT点数在500
‑
2500点，故所述FFT硬件加速器可以适用于电能质量检测需求。
[0021]相对于常规级联处理架构，如基
‑
2、基
‑
4蝶形运算的级联处理架构，当FFT点数较大时，FFT级数将比较多，运算时间较长；而当采用基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FFT硬件加速器架构，其特征在于，包括控制器、地址产生模块、输入存储单元、数据交换存储单元、输出存储单元、蝶形运算模块以及CORDIC电路；所述蝶形运算模块包括固定基蝶形运算模块和混合基蝶形运算模块；所述控制器与地址产生模块、CORDIC电路以及混合基蝶形运算模块相连；所述地址产生模块与输入存储单元、数据交换存储单元和输出存储单元相连；所述CORDIC电路蝶形运算模块相连；所述蝶形运算模块之间采用级联处理架构。2.根据权利要求1所述的一种FFT硬件加速器架构，其特征在于，所述级联处理架构由蝶形运算模块和数据交换存储单元组成，所述蝶形运算模块之间通过数据交换存储单元连接，所述数据交换存储单元位于两个蝶形运算模块之间。3.根据权利要求2所述的一种FFT硬件加速器架构，其特征在于，级联处理架构一侧为输入存储单元，另一侧为输出存储单元。4.根据权利要求3所述的一种FFT硬件加速器架构，其特征在于，所述固定基蝶形运算模块为进行基
‑
16蝶形运算的固定基蝶形运算模块。5.根据权利要求4所述的一种FFT硬件加速器架构，其特征在于，所述FFT硬件加速器架构至少包括...

【专利技术属性】
技术研发人员：周柯，金庆忍，奉斌，莫枝阅，王晓明，卢柏桦，
申请(专利权)人：广西电网有限责任公司电力科学研究院，
类型：发明
国别省市：