半导体结构、存储器及其制造方法、电子设备技术

本公开涉及一种半导体结构、存储器及其制造方法、电子设备，涉及半导体领域，用于简化高性能存储器的结构和工艺。所述方法包括：于衬底上形成沿垂直衬底的方向堆叠且交替分布的多层隔离层和多层金属氧化物导电层；对多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，同时形成多层堆叠的图案化的金属氧化物导电层；每层图案化的金属氧化物导电层包括：位于不同区域且为一体式连接的位线、多个第一初始沟道区域和多个第一电极；对每个第一初始沟道区域的金属氧化物导电层进行氧处理，使得第一初始沟道区域的金属氧化物导电层成为第一沟道区域的第一半导体层；在每个第一半导体层的裸露表面依次包裹HK介质层和导电层，以形成第一栅极和字线。第一栅极和字线。第一栅极和字线。

【技术实现步骤摘要】
半导体结构、存储器及其制造方法、电子设备


[0001]本公开涉及半导体
，特别是涉及一种半导体结构、存储器及其制造方法、电子设备。

技术介绍

[0002]动态随机存储器（Dynamic Random Access Memory，简称DRAM）是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成。示例性的，每个存储单元至少包括晶体管，也可以包括电容器。晶体管的栅极与字线电连接，晶体管的第一电极（例如源极）与位线电连接，晶体管的第二电极（例如漏极）与电容器电连接。字线上的字线电压能够控制晶体管的开启与关闭，从而能够通过位线读取存储在电容器中的数据信息，或者将数据信息写入电容器中。
[0003]目前，随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。相较于二维动态随机存取存储器(2D
‑
DRAM)而言，三维动态随机存取存储器(3D
‑
DRAM)可以具有更高的集成密度以及更大的存储容量。
[0004]目前，寻求一种结构和工艺简单，性能相对较高的存储器是业内追求的方向之一。

技术实现思路

[0005]基于此，本公开实施例提供了一种半导体结构、存储器及其制造方法、电子设备，利于简化器件结构并降低半导体结构和存储器的工艺难度和生产成本。
[0006]根据一些实施例，本公开一方面提供了一种存储器的制造方法，用于制造存储器。所述存储器包括沿垂直衬底的方向堆叠的多层存储单元阵列。每层所述存储单元阵列包括多列存储单元、多条沿列方向延伸的位线以及沿垂直衬底的方向延伸的多条字线。所述存储单元包括：第一晶体管的第一沟道区域和第一栅极，以及电容器的第一电极。
[0007]所述方法至少包括如下步骤。
[0008]于所述衬底上形成沿垂直衬底的方向堆叠且交替分布的多层隔离层和多层金属氧化物导电层。
[0009]对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，同时形成多层堆叠的图案化的金属氧化物导电层；每层所述图案化的金属氧化物导电层包括：位于不同区域且为一体式连接的所述位线、多个第一初始沟道区域和多个所述第一电极。
[0010]对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露。
[0011]对每个所述第一初始沟道区域的所述金属氧化物导电层进行氧处理，使得所述第一初始沟道区域的所述金属氧化物导电层成为所述第一沟道区域的第一半导体层。
[0012]在每个所述第一半导体层的裸露表面依次包裹HK介质层和导电层，所述导电层用以形成所述第一栅极和所述字线。
[0013]在其中一些实施例中，所述方法还包括：对形成所述位线、所述第一初始沟道区域
和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一电极的侧面及其远离所述位线的端面裸露；在所述第一电极的裸露表面依次包裹HK介质层和导电层，以分别形成所述电容器的介质层和第二电极。
[0014]在其中一些实施例中，每层所述存储单元阵列还包括：沿行方向延伸的一条公共位线，以及沿垂直衬底的方向延伸的多条选通信号线。所述公共位线与对应层所述存储单元阵列中的各所述位线分别通过第二晶体管的第二沟道区域连接。所述对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺之后，每层所述图案化的金属氧化物导电层还包括：位于不同区域且与所述位线为一体式连接的所述公共位线和第二初始沟道区域。
[0015]相应地，所述对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露，还包括：同时使得每个所述第二初始沟道区域的所述金属氧化物导电层的侧面裸露。
[0016]相应地，所述方法还包括：在对每个所述第一初始沟道区域的所述金属氧化物导电层进行氧处理的同时，对每个所述第二初始沟道区域的所述金属氧化物导电层进行氧处理，使得所述第二初始沟道区域的所述金属氧化物导电层成为所述第二沟道区域的第二半导体层；在每个所述第一半导体层的裸露表面依次包裹HK介质层和导电层的同时，在每个所述第二半导体层的裸露表面依次包裹HK介质层和导电层，所述导电层用以形成第二晶体管的第二栅极和所述选通信号线。
[0017]在其中一些实施例中，所述对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，包括：对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，形成贯通所述多层隔离层和多层金属氧化物导电层的多个第一沟槽。其中，多个所述第一沟槽分别沿着行方向延伸且在列方向上间隔分布。多个所述第一沟槽之间的区域为多层相互隔离的一体式导电膜层。每层所述一体式导电膜层包含：所述位线、沿着所述位线延伸出去的多个所述第一初始沟道区域以及沿着每个所述第一初始沟道区域延伸出去的所述第一电极。
[0018]在其中一些实施例中，所述对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露之前，所述方法还包括：在多个所述第一沟槽内填充介质层，所述介质层的材料与所述隔离层的材料相同。
[0019]相应地，所述对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露，包括：对所述介质层进行垂直衬底方向的干法刻蚀以及对相邻所述金属氧化物导电层之间的所述隔离层进行湿法刻蚀，以至少形成字线孔或第二沟槽；所述字线孔或第二沟槽同时裸露出多层的所述第一初始沟道区域的所述金属氧化物导电层的环状侧壁。
[0020]相应地，所述对每个所述第一初始沟道区域的所述金属氧化物导电层进行氧处理，使得所述第一初始沟道区域的所述金属氧化物导电层成为所述第一沟道区域的第一半导体层，包括：对所述字线孔或第二沟槽裸露出的所述金属氧化物导电层进行有氧环境中的退火工艺，使得所述字线孔或第二沟槽裸露的所述金属氧化物导电层成为裸露的所述第一半导体层。
[0021]在其中一些实施例中，多个所述字线孔沿列方向间隔排布。所述在每个所述第一
半导体层的裸露表面依次包裹HK介质层和导电层，包括：通过原子层沉积方法在所述字线孔裸露的所述第一半导体层上随形包覆所述HK介质层；于所述字线孔内形成包覆所述HK介质层并填充满所述字线孔的导电层；所述字线孔内的所述导电层在垂直衬底方向连接构成连接不同层所述存储单元的所述字线。
[0022]在其中一些实施例中，所述第二沟槽沿列方向延伸。所述在每个所述第一半导体层的裸露表面依次包裹HK介质层和导电层，包括：通过原子层沉积方法在所述第二沟槽裸露的所述第一半导体层上随形包覆所述HK介质层；于所述第二沟槽内形成包覆所述HK介质层并填充满所述第二沟槽的所述导电层；对填充满所述第二沟槽的所述导电层进行一次刻蚀工艺，形成沿垂直衬底方向延伸的多个字线隔离槽及在垂直衬底方向上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的制造方法，其特征在于，所述存储器包括沿垂直衬底的方向堆叠的多层存储单元阵列；每层所述存储单元阵列包括多列存储单元、多条沿列方向延伸的位线以及沿垂直衬底的方向延伸的多条字线；所述存储单元包括：第一晶体管的第一沟道区域和第一栅极，以及电容器的第一电极；所述方法包括：于所述衬底上形成沿垂直衬底的方向堆叠且交替分布的多层隔离层和多层金属氧化物导电层；对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，同时形成多层堆叠的图案化的金属氧化物导电层；每层所述图案化的金属氧化物导电层包括：位于不同区域且为一体式连接的所述位线、多个第一初始沟道区域和多个所述第一电极；对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露；对每个所述第一初始沟道区域的所述金属氧化物导电层进行氧处理，使得所述第一初始沟道区域的所述金属氧化物导电层成为所述第一沟道区域的第一半导体层；在每个所述第一半导体层的裸露表面依次包裹HK介质层和导电层，所述导电层用以形成所述第一栅极和所述字线。2.根据权利要求1所述的制造方法，其特征在于，还包括：对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一电极的侧面及其远离所述位线的端面裸露；在所述第一电极的裸露表面依次包裹HK介质层和导电层，以分别形成所述电容器的介质层和第二电极。3.根据权利要求1或2所述的制造方法，其特征在于，每层所述存储单元阵列还包括：沿行方向延伸的一条公共位线，以及沿垂直衬底的方向延伸的多条选通信号线；各所述公共位线与对应层所述存储单元阵列中的各所述位线分别通过第二晶体管的第二沟道区域连接；所述对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺之后，每层所述图案化的金属氧化物导电层还包括：位于不同区域且与所述位线为一体式连接的所述公共位线和第二初始沟道区域；所述对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露，还包括：同时使得每个所述第二初始沟道区域的所述金属氧化物导电层的侧面裸露；所述方法还包括：在对每个所述第一初始沟道区域的所述金属氧化物导电层进行氧处理的同时，对每个所述第二初始沟道区域的所述金属氧化物导电层进行氧处理，使得所述第二初始沟道区域的所述金属氧化物导电层成为所述第二沟道区域的第二半导体层；在每个所述第一半导体层的裸露表面依次包裹HK介质层和导电层的同时，在每个所述第二半导体层的裸露表面依次包裹HK介质层和导电层，所述导电层用以形成所述第二晶体管的第二栅极和所述选通信号线。4.根据权利要求1所述的制造方法，其特征在于，所述对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，包括：对所述多层隔离层和多层金属氧化物导电层进行一次刻蚀工艺，形成贯通所述多层隔
离层和多层金属氧化物导电层的多个第一沟槽；多个所述第一沟槽分别沿着行方向延伸且在列方向上间隔分布；多个所述第一沟槽之间的区域为多层相互隔离的一体式导电膜层，每层所述一体式导电膜层包含：所述位线、沿着所述位线延伸出去的多个所述第一初始沟道区域以及沿着每个所述第一初始沟道区域延伸出去的所述第一电极。5.根据权利要求4所述的制造方法，其特征在于，所述对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露之前，所述方法还包括：在多个所述第一沟槽内填充介质层，所述介质层的材料与所述隔离层的材料相同；所述对形成所述位线、所述第一初始沟道区域和所述第一电极之后的所得结构进行一次刻蚀工艺，使得每个所述第一初始沟道区域的所述金属氧化物导电层的侧面裸露，包括：对所述介质层进行垂直衬底方向的干法刻蚀以及对相邻所述金属氧化物导电层之间的所述隔离层进行湿法刻蚀，以至少形成字线孔或第二沟槽；所述字线孔或第二沟槽同时裸露出多层的所述第一初始沟道区域的所述金属氧化物导电层的环状侧壁；所述对每个所述第一初始沟道区域的所述金属氧化物导电层进行氧处理，使得所述第一初始沟道区域的所述金属氧化物导电层成为所述第一沟道区域的第一半导体层，包括：对所述字线孔或第二沟槽裸露出的所述金属氧化物导电层进行有氧环境中的退火工艺，使得所述字线孔或第二沟槽裸露的所述金属氧化物导电层成为裸露的所述第一半导体层。6.根据权利要求5所述的制造方法，其特征在于，多个所述字线孔沿列方向间隔排布；所述在每个所述第一半导体层的裸露表面依次包裹HK介质层和导电层，包括：通过原子层沉积方法在所述字线孔裸露的所述第一半导体层上随形包覆所述HK介质层；于所述字线孔内形成包覆所述HK介质层并填充满所述字线孔的导电层；所述字...

【专利技术属性】
技术研发人员：戴瑾，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：