密钥产生装置以及密钥产生方法制造方法及图纸

本发明专利技术公开了一种密钥存储装置，其特征在于，包括第一密钥单元和第二密钥单元。第一密钥单元，用以通过第一端点输出第一逻辑值，包括：第一设定电路，用以输出第一设定电压；以及第一反相器，包括具有第一临界电压的第一输出晶体管，用以接收该第一设定电压以及产生该第一逻辑值。第二密钥单元，用以通过第二端点输出第二逻辑值，包括：第二设定电路，用以输出第二设定电压；以及第二反相器，包括具有第二临界电压的第二输出晶体管，用以接收该第二设定电压以及产生该第二逻辑值。第一临界电压的绝对值低于该第二临界电压的绝对值。第一设定电压高于该第二设定电压。压高于该第二设定电压。压高于该第二设定电压。

【技术实现步骤摘要】
密钥产生装置以及密钥产生方法


[0001]本专利技术有关于密钥产生装置以及密钥产生方法，特别有关于可提供电子装置或电路的密钥的密钥产生装置以及密钥产生方法。

技术介绍

[0002]随着近年来科技的进步，集成电路(Integrated Circuit，IC)对于各种电子装置变得越来越重要。半导体厂商常常耗费大量资源来研发IC设计。然而，IC的逆向工程对半导体厂商来说是一个严重的威胁，因为它可能被攻击者用来窃取或复制电路设计。成功对IC进行逆向工程的攻击者可以制造和销售类似的IC，或非法销售IC的设计，或者泄露IC的设计。这种逆向工程也可能使用在晶片上。
[0003]因此，需要一种提供用于防止逆向工程的密钥(key)的机制。

技术实现思路

[0004]本专利技术一目的为公开一种可提供密钥的密钥存储装置。
[0005]本专利技术另一目的为公开一种可提供密钥的密钥产生方法。
[0006]本专利技术一实施例公开了一种密钥存储装置，其特征在于，包括第一密钥单元和第二密钥单元。第一密钥单元，用以通过第一端点输出第一逻辑值，包括：第一设定电路，用以输出第一设定电压；以及第一反相器，包括具有第一临界电压的第一输出晶体管，用以接收该第一设定电压以及产生该第一逻辑值。第二密钥单元，用以通过第二端点输出第二逻辑值，包括：第二设定电路，用以输出第二设定电压；以及第二反相器，包括具有第二临界电压的第二输出晶体管，用以接收该第二设定电压以及产生该第二逻辑值。第一临界电压的绝对值低于该第二临界电压的绝对值。第一设定电压高于该第二设定电压。
[0007]本专利技术另一实施例公开了一种密钥产生方法，其特征在于，包括：以第一设定电路产生第一设定电压；传送该第一设定电压至第一反相器中的第一输出晶体管来产生第一逻辑值，其中该第一输出晶体管具有第一临界电压；第二设定电路产生第二设定电压；以及传送该第二设定电压至第二反相器中的第二输出晶体管来产生第二逻辑值，其中该第二输出晶体管具有第二临界电压。该第一临界电压的绝对值低于该第二临界电压的绝对值。其中该第一设定电压高于该第二设定电压。
[0008]根据上述实施例，公开了一种用于防止逆向工程的密钥的机制。这样的密钥可以进一步用于其他应用。
附图说明
[0009]图1绘示了根据本专利技术一实施例的密钥存储装置的方块图。
[0010]图2、图3、图4、图5、图6、图7、图8以及图9为根据本专利技术不同实施例的密钥存储装置的电路图。
[0011]图10为绘示了根据本专利技术一实施例的密钥产生方法的流程图。
[0012]其中，附图标记说明如下：
[0013]100密钥存储装置
[0014]901比较器
[0015]C1第一电容C2第二电容
[0016]C3第三电容C4第四电容
[0017]CL_1第一控制线CL_2第二控制线
[0018]IV_1第一反相器IV_2第二反相器
[0019]IN_1第一输入端点IN_2第二输入端点
[0020]KU_1第一密钥单元KU_2第二密钥单元
[0021]L_tl第一传输线L_t2第二传输线
[0022]LV_1第一逻辑值LV_2第二逻辑值
[0023]ND_1第一端点ND_2第二端点
[0024]ND_3第三端点ND_4第四端点
[0025]SCK_1第一设定电路SCK_2第二设定电路
[0026]T_N1第一设定晶体管T_N2第二设定晶体管
[0027]T_N3第三NMOST_N4第四NMOS
[0028]T_P3第三PMOST_P4第四PMOS
[0029]T_1第一晶体管T_2第二晶体管
[0030]T_3第三晶体管T_4第四晶体管
[0031]T_S1第一设定晶体管T_S2第二设定晶体管
[0032]T_S3第三设定晶体管T_S4第四设定晶体管
[0033]T_O1第一输出晶体管T_O2第二输出晶体管
[0034]T_O3第三输出晶体管T_O4第四输出晶体管
[0035]V_S1第一设定电压V_S2第二设定电压
[0036]V_th1第一临界电压V_th2第二临界电压
[0037]V_th3第三临界电压V_th4第四临界电压
[0038]V_P预定电压
[0039]V_a1电压
[0040]V1第一电压
[0041]V2第二电压
[0042]VDD第一供应电压
具体实施方式
[0043]以下将以多个实施例来描述本专利技术的内容，还请留意，各实施例中的元件可通过硬体(例如装置或电路)或是固件(例如微处理器中写入至少一程式)来实施。此外，以下描述中的”第一”、”第二”以及类似描述仅用来定义不同的元件、参数、数据、信号或步骤。并非用以限定其次序。举例来说，第一装置和第二装置可为具有相同结构但为不同的装置。
[0044]此外，以下实施例中的电路包括晶体管，且以NMOS、PMOS为例进行说明。请注意，在以下实施例中，“第一临界电压低于第二临界电压”的描述对于NMOS或具有相似极性的晶体
管是指“第一临界电压低于第二临界电压”和“第一临界电压的绝对值低于第二临界电压的绝对值”。然而，对于PMOS或具有相似极性的晶体管而言，“第一临界电压低于第二临界电压”是指“第一临界电压的绝对值低于第二临界电压的绝对值”。晶体管临界电压的定义为本领域技术人员所熟知，故在这不再赘述。
[0045]此外，以下所述的“密钥”可以设置在IC或晶片中并且可用以防止逆向工程。然而，密钥可以在使用在任何其他类型的电子装置中且可具有其他应用，例如但不限于认证、编码数据或解码数据。图1绘示了根据本专利技术一实施例的密钥存储装置100的方块图。如图1所示，密钥存储装置100包括第一密钥单元KU_1和第二密钥单元KU_2。请注意，本专利技术公开的密钥存储装置可以包括其他数量的密钥单元，而不限于2个。这些密钥单元可以通过电路来实现。
[0046]第一密钥单元KU_1通过第一端点ND_1输出第一逻辑值LV_1，且包括第一设定电路SCK_1和第一反相器IV_1。第一设定电路SCK_1用以输出第一设定电压V_S1。第一反相器IV_1用以接收第一设定电压V_S1并产生第一逻辑值LV_1。在一实施例中，第一反相器IV_1包括具有第一临界电压的第一输出晶体管。第一输出晶体管用以接收第一设定电压V_S1并产生第一逻辑值LV_1。稍后将描述第一输出晶体管的详细内容。
[0047]类似的，第二密钥单元KU_2通过第二端点ND_2输出第二逻辑值LV_2且包括第二设定电路SCK_2和第二反相器IV_2。第一逻辑值LV_1和第二逻辑值LV_2可作为或用在产生上述的“密钥”。第二设定电路SCK_2用以输出第二设定电压V_S2。第二反相器IV_2用以接收第二设定电压V_S2并产生第二逻辑值LV_2。在一实施例中，第二反相器IV_2包括具有第二临界本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种密钥存储装置，其特征在于，包括：第一密钥单元，用以通过第一端点输出第一逻辑值，包括：第一设定电路，用以输出第一设定电压；以及第一反相器，包括具有第一临界电压的第一输出晶体管，用以接收该第一设定电压以及产生该第一逻辑值；以及第二密钥单元，用以通过第二端点输出第二逻辑值，包括：第二设定电路，用以输出第二设定电压；以及第二反相器，包括具有第二临界电压的第二输出晶体管，用以接收该第二设定电压以及产生该第二逻辑值；其中该第一临界电压的绝对值低于该第二临界电压的绝对值；其中该第一设定电压高于该第二设定电压。2.如权利要求1所述的密钥存储装置，其特征在于，其中该第一输出晶体管的第一电阻值低于该第二输出晶体管的第二电阻值。3.如权利要求1所述的密钥存储装置，其特征在于，其中该第一设定电路以及该第二设定电路分别包括设定级；其中该设定级包括接收预定电压的控制端，且该设定级用以根据该预定电压分别产生该第一设定电压以及该第二设定电压。4.如权利要求3所述的密钥存储装置，其特征在于，其中该第一设定电路的该设定级包括具有该第一临界电压的第一设定晶体管，且该第二设定电路的该设定级包括具有该第二临界电压的第二设定晶体管。5.如权利要求4所述的密钥存储装置，其特征在于，其中该第一反相器进一步包括具有第三临界电压的第三输出晶体管，且包括耦接第一供应电压的第一端，耦接该第一端点的第二端，以及接收该第一设定电压的控制端；其中该第二反相器进一步包括具有第四临界电压的第四输出晶体管，且包括耦接该第一供应电压的第一端，耦接该第二端点的第二端，以及接收该第二设定电压的控制端；其中该第一输出晶体管包括耦接该第一端点的第一端，耦接第二供应电压的第二端，以及接收该第一设定电压的控制端；其中该第一供应电压和该第一设定电压间的差异为第一电压差，且该第二供应电压和该第一设定电压间的差异为第二电压差；其中该第一电压差和该第三临界电压的绝对值间的差异小于该第二电压差和该第一临界电压的绝对值间的差异。6.如权利要求5所述的密钥存储装置，其特征在于，其中该第二输出晶体管包括耦接该第二端点的第一端，耦接该第二供应电压的第二端，以及接收该第二设定电压的控制端；其中该第一供应电压和该第二设定电压间的差异为第三电压差，且该第二供应电压和该第二设定电压间的差异为第四电压差；其中该第三电压差和该第四临界电压的绝对值间的差异大于该第四电压差和该第二临界电压的绝对值间的差异。7.如权利要求5所述的密钥存储装置，其特征在于，其中该第三临界电压的该绝对值等
于或高于该第四临界电压的绝对值。8.如权利要求5所述的密钥存储装置，其特征在于，其中该第三临界电压的该绝对值等于或高于该第一临界电压的该绝对值，且该第四临界电压的绝对值等于或低于该第二临界电压的该绝对值。9.如权利要求4所述的密钥存储装置，其特征在于，其中该第一设定晶体管，该第二设定晶体管，该第一输出晶体管以及该第二输出晶体管为NMOS；其中该第一设定电路的该设定级以及该第二设定电路的该设定级逐级降低该预定电压；其中该第一逻辑值为低且该第二逻辑值为高。10.如权利要求4所述的密钥存储装置，其特征在于，其中该第一设定晶体管，该第二设定晶体管，该第一输出晶体管以及该第二输出晶体管为NMOS；其中该第一设定电路的该设定级以及该第二设定电路的该设定级逐级增加该预定电压；其中该第一逻辑值为高且该第二逻辑值为低。11.如权利要求1所述的密钥存储装置，其特征在于，其中该第一设定电路以及该第二设定电路分别包括多个设定级，该多个设定级中的每一个包括设定晶体管；其中该多个设定级中的第一个设定级的该设定晶体管的闸极接收该预定电压，该第一个设定级的该设定晶体管的源级耦接下一级的该设定晶体管的闸极...

【专利技术属性】
技术研发人员：庄恺莘，邵启意，游钧恒，
申请(专利权)人：熵码科技股份有限公司，
类型：发明
国别省市：