半导体装置制造方法及图纸

实施方式的半导体装置具备：元件区域，包含晶体管、第一二极管以及第一接触部；终端区域，包围元件区域且包含第二接触部；以及中间区域，设置于元件区域与终端区域之间，不包含晶体管、第一二极管、第一接触部以及第二接触部，元件区域包含第一电极、第二电极、栅极电极、碳化硅层以及栅极绝缘层，终端区域包含与第一电极电连接的第一布线层、第二电极以及碳化硅层，中间区域包含碳化硅层，从元件区域朝向终端区域的方向的中间区域的宽度为碳化硅层的厚度的2倍以上。层的厚度的2倍以上。层的厚度的2倍以上。

【技术实现步骤摘要】
半导体装置
[0001]相关申请
[0002]本申请享受以日本专利申请2021
‑
154763号(申请日：2021年9月22日)为基础申请的优先权。本申请通过参考该基础申请包括基础申请的全部内容。


[0003]实施方式主要涉及半导体装置。

技术介绍

[0004]作为下一代的半导体器件用的材料，碳化硅受到期待。碳化硅与硅相比，具有带隙为3倍、破坏电场强度为约10倍、导热率为约3倍这样优异的物性。如果有效利用该特性，则例如能够实现高耐压、低损耗且能够高温工作的金属氧化物半导体场效应晶体管(MOSFET：Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor)。
[0005]使用碳化硅的纵型MOSFET具有pn结二极管作为内置二极管。例如，MOSFET被用作与感应性负载连接的开关元件。在该情况下，即使MOSFET为截止状态，通过使用pn结二极管，也能够流过回流电流。
[0006]但是，若使用双极动作的pn结二极管流过回流电流，则由于载流子的再结合能量而层叠缺陷在碳化硅层中生长。当层叠缺陷在碳化硅层中生长时，会产生MOSFET的导通电阻增大的问题。MOSFET的导通电阻的增大导致MOSFET的可靠性的降低。例如，通过在MOSFET中设置作为内置二极管而双极动作的肖特基势垒二极管(SBD：Schottky Barrier Diode)，能够抑制碳化硅层中的层叠缺陷。
[0007]有时对MOSFET瞬间地施加超过稳定状态的大的浪涌电压。当施加大的浪涌电压时，大的浪涌电流流过而发热，MOSFET破坏。MOSFET所容许的浪涌电流的最大容许峰值电流值被称为浪涌电流耐量。在设置有SBD的MOSFET中，从提高可靠性的观点出发，期望提高浪涌电流耐量。

技术实现思路

[0008]实施方式提供浪涌电流耐量提高的半导体装置。
[0009]实施方式的半导体装置具备：元件区域，包含晶体管、第一二极管以及第一接触部；终端区域，包围所述元件区域且包含第二接触部；以及中间区域，设置于所述元件区域与所述终端区域之间，不包含所述晶体管、所述第一二极管、所述第一接触部以及所述第二接触部，所述元件区域包含：第一电极；第二电极；栅极电极；碳化硅层，设置于所述第一电极与所述第二电极之间，具有所述第一电极侧的第一面和所述第二电极侧的第二面，碳化硅层包含：第一导电型的第一碳化硅区域，具有与所述第一面接触且与所述栅极电极对置的第一区域、以及与所述第一面接触且与所述第一电极接触的第二区域；第二导电型的第二碳化硅区域，设置于所述第一碳化硅区域与所述第一面之间，与所述第一区域相邻，与所述栅极电极对置，且在第一界面处与所述第一电极接触；和第一导电型的第三碳化硅区域，
设置于所述第二碳化硅区域与所述第一面之间，且与所述第一电极电连接；以及栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区域之间、所述栅极电极与所述第一区域之间以及所述栅极电极与所述第三碳化硅区域之间，所述终端区域包含：与所述第一电极电连接的第一布线层；所述第二电极；以及所述碳化硅层，包含所述第一碳化硅区域、以及设置于所述第一碳化硅区域与所述第一面之间且在第二界面处与所述第一布线层接触的第二导电型的第四碳化硅区域，所述中间区域包含所述碳化硅层，所述碳化硅层包含所述第一碳化硅区域、以及设置于所述第一碳化硅区域与所述第一面之间的第二导电型的第五碳化硅区域，所述晶体管包含所述栅极电极、所述栅极绝缘层、所述第一区域、所述第二碳化硅区域和所述第三碳化硅区域，所述第一二极管包含所述第一电极和所述第二区域，所述第一接触部包含所述第一界面，所述第二接触部包含所述第二界面，从所述元件区域朝向所述终端区域的方向的所述中间区域的宽度为所述碳化硅层的厚度的2倍以上。
附图说明
[0010]图1A、图1B是第一实施方式的半导体装置的示意俯视图。
[0011]图2是第一实施方式的半导体装置的示意剖视图。
[0012]图3是第一实施方式的半导体装置的示意俯视图。
[0013]图4是第一实施方式的半导体装置的示意剖视图。
[0014]图5是第一实施方式的半导体装置的示意剖视图。
[0015]图6是第一实施方式的半导体装置的等效电路图。
[0016]图7是第一实施方式的半导体装置的作用及效果的说明图。
[0017]图8是第一实施方式的半导体装置的作用及效果的说明图。
[0018]图9是第二实施方式的半导体装置的示意剖视图。
[0019]图10A、图10B是第三实施方式的半导体装置的示意俯视图。
[0020]图11A、图11B是第三实施方式的半导体装置的示意俯视图。
[0021]图12是第三实施方式的半导体装置的示意剖视图。
[0022]图13是第三实施方式的半导体装置的示意俯视图。
[0023]图14是第三实施方式的半导体装置的示意剖视图。
[0024]图15是第三实施方式的半导体装置的示意剖视图。
[0025]图16是第三实施方式的半导体装置的作用及效果的说明图。
[0026]图17是第四实施方式的半导体装置的示意剖视图。
具体实施方式
[0027]以下，参照附图对本专利技术的实施方式进行说明。此外，在以下的说明中，对相同或类似的部件等标注同一附图标记，关于已说明过一次的部件等有时适当省略其说明。
[0028]另外，在下面的说明中，在存在n
+
、n、n
－
及p
+
、p、p
－
的标记的情况下，这些标记表示各导电型的杂质浓度的相对的高低。即n
+
表示n型杂质浓度比n相对高，n
－
表示n型杂质浓度比n相对低。另外，p
+
表示p型杂质浓度比p相对高，p
－
表示p型杂质浓度比p相对低。此外，有时将n
+
型、n
－
型简单记载为n型，将p
+
型、p
－
型简单记载为p型。
[0029]另外，在本说明书中，只要没有特别的记载，“杂质浓度”是指对相反导电型的杂质
的浓度进行了补偿后的浓度。即，n型的碳化硅区域的n型杂质浓度是指从n型杂质的浓度减去p型杂质的浓度而得到的浓度。另外，p型的碳化硅区域的p型杂质浓度是指从p型杂质的浓度减去n型杂质的浓度而得到的浓度。
[0030]另外，在本说明书中，只要没有特别的记载，“碳化硅区域的杂质浓度”是相应的碳化硅区域的最大杂质浓度。
[0031]杂质浓度例如可以通过飞行时间二次离子质谱仪(TOF
‑
SIMS：Time of Flight Secondary Ion Mass Spectrometry)进行测定。另外，杂质浓度的相对高低例如也可以根据通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：元件区域，包含晶体管、第一二极管以及第一接触部；终端区域，包围所述元件区域且包含第二接触部；以及中间区域，设置于所述元件区域与所述终端区域之间，不包含所述晶体管、所述第一二极管、所述第一接触部以及所述第二接触部，所述元件区域包含：第一电极；第二电极；栅极电极；碳化硅层，设置于所述第一电极与所述第二电极之间，具有所述第一电极侧的第一面和所述第二电极侧的第二面，所述碳化硅层包含：第一导电型的第一碳化硅区域，具有与所述第一面接触且与所述栅极电极对置的第一区域、以及与所述第一面接触且与所述第一电极接触的第二区域；第二导电型的第二碳化硅区域，设置于所述第一碳化硅区域与所述第一面之间，与所述第一区域相邻，与所述栅极电极对置，且在第一界面处与所述第一电极接触；和第一导电型的第三碳化硅区域，设置于所述第二碳化硅区域与所述第一面之间，且与所述第一电极电连接；以及栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区域之间、所述栅极电极与所述第一区域之间，所述终端区域包含：与所述第一电极电连接的第一布线层；所述第二电极；以及所述碳化硅层，包含所述第一碳化硅区域以及设置于所述第一碳化硅区域与所述第一面之间且在第二界面处与所述第一布线层接触的第二导电型的第四碳化硅区域，所述中间区域包含所述碳化硅层，所述碳化硅层包含所述第一碳化硅区域以及设置于所述第一碳化硅区域与所述第一面之间的第二导电型的第五碳化硅区域，所述晶体管包含所述栅极电极、所述栅极绝缘层、所述第一区域、所述第二碳化硅区域和所述第三碳化硅区域，所述第一二极管包含所述第一电极和所述第二区域，所述第一接触部包含所述第一界面，所述第二接触部包含所述第二界面，从所述元件区域朝向所述终端区域的方向的所述中间区域的宽度为所述碳化硅层的厚度的2倍以上。2.根据权利要求1所述的半导体装置，其中，所述中间区域还包含将所述第一电极与所述第一布线层连接的连接层，所述连接层不与所述第五碳化硅区域接触。3.根据权利要求2所述的半导体装置，其中，所述栅极电极在与所述第一面平行的第一方向上延伸。4.根据权利要求3所述的半导体装置，其中，
所述连接层设置于所述第一电极的第二方向上，所述第二方向与所述第一面平行且与所述第一方向垂直。5.根据权利要求4所述的半导体装置，其中，所述第一布线层具有：在所述第二方向上延伸的第一部分；第二部分，在所述第二方向上延伸，且在该第二部分与所述第一部分之间夹着所述第一电极；在所述第一方向上延伸的第三部分；以及第四部分，在所述第一方向上延伸，且在该第四部分与所述第三部分之间夹着所述第一电极，所述连接层设置于所述第一电极与所述第四部分之间。6.根据权利要求5所述的半导体装置，其中，所述中间区域还包含栅极电极焊盘和与所述栅极电极焊盘电连接的第二布线层，所述栅极电极经由所述第二布线层而与所述栅极电极焊盘电连接，所述第二布线层具有：第一线，在所述第二方向上延伸，且设置于所述第一部分与所述第一电极之间；以及第二线，在所述第二方向上延伸，且设置于所述第二部分与所述第一电极之间...

【专利技术属性】
技术研发人员：尾形昂洋，大桥辉之，河野洋志，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：