半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件及其制备方法，制备方法包括：提供衬底；在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜；刻蚀衬底，以形成凹槽，凹槽位于鳍的正下方并穿过第二侧墙；采用绝缘介质材料在凹槽内形成填充层，填充层相对的两外侧面分别与对应的第二侧墙的外侧面平齐，绝缘介质材料的导热率高于衬底的导热率；刻蚀掉第二侧墙；刻蚀多个牺牲层相对两端，以形成预定长度的填充空隙；填充填充空隙，以形成内侧墙；在衬底上选择外延出源极和漏极；介质沉积形成第一介质层；平坦化第一介质层，以露出假栅；去除假栅并进行导电纳米片的沟道释放；形成环绕式栅极。本发明专利技术能够消除CMOS器件中的寄生的沟道，并避免热聚集效应的产生。并避免热聚集效应的产生。并避免热聚集效应的产生。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]CMOS(互补金属氧化物半导体)器件在沿着摩尔定律继续微缩的过程中，量产已经步入5～3nm技术节点。其中，采用环栅(GAA，全环绕栅极晶体管)器件形式能有效抑制短沟道效应。
[0003]但是，对CMOS器件而言，其衬底1本身会产生一个寄生的沟道，而该寄生的沟道将会对整体CMOS器件的漏电等表现产生不利影响。如图1所示，其中，图1中沿水平方向的虚线穿过的纳米堆叠结构4为标准沟道01，即是环栅沟道；而沿水平方向的虚线穿过的纳米堆叠结构4为寄生的沟道02，即为非环栅沟道。但非环栅沟道其栅控表现不如环栅，从而容易出现漏电的情况，影响CMOS器件的质量。
[0004]为了抑制寄生的沟道02，业界有学者提出了SiO2隔离的方式达到完全消除寄生沟道效应的目的。具体的，如图2所示，该方式是在衬底1的上表面以SiO2为材料沉积一层隔离层03，并将鳍7与源极2、漏极3和栅极设置在隔离层03的上方。但是，由于SiO2的热导率很低，其导热系数仅为7.9W/mK，且相比于导热系数为150W/mK的Si，SiO2的热导率要低很多，因此将会降低CMOS器件的散热效率，而如果CMOS器件在使用过程中产生的热量无法通过衬底1方向进行扩散并进行散热，热聚集效应将导致CMOS器件的特性及可靠性受影响。
[0005]因此，如何既能够消除CMOS器件中的寄生的沟道02，又能够避免热聚集效应的产生成为目前亟需解决的难题。

技术实现思路

[0006]为解决上述问题，本专利技术提供的半导体器件及其制备方法，通过在鳍与衬底之间形成填充层能够消除CMOS器件中的寄生的沟道，并避免热聚集效应的产生。
[0007]第一方面，本专利技术提供一种半导体器件的制备方法，包括：
[0008]提供衬底；
[0009]在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜，鳍包括：纳米堆叠结构和多个牺牲层，纳米堆叠结构包括多个导电纳米片，多个导电纳米片与衬底的表面平行，多个导电纳米片和多个牺牲层沿垂直于衬底的方向交替堆叠，鳍与假栅相交，鳍中与衬底接触的层结构为牺牲层，假栅位于鳍远离衬底的表面上，第一侧墙位于假栅相对的两侧，第一侧墙的外侧面与鳍的外侧面平齐，硬掩膜位于假栅背离衬底的一侧，硬掩膜覆盖假栅和第一侧墙；
[0010]在衬底的一表面上形成第二侧墙，第二侧墙位于鳍和第一侧墙的相对两侧；
[0011]刻蚀衬底，以形成凹槽，凹槽位于鳍的正下方并垂直穿过第二侧墙；
[0012]采用绝缘介质材料在凹槽内形成填充层，填充层相对的两外侧面分别与对应的第二侧墙的外侧面平齐，绝缘介质材料的导热率高于衬底的导热率；
[0013]刻蚀掉第二侧墙；
[0014]刻蚀多个牺牲层相对两端，以形成预定长度的填充空隙；
[0015]填充填充空隙，以形成内侧墙；
[0016]在衬底上选择外延出源极和漏极；
[0017]介质沉积形成第一介质层，第一介质层覆盖源极、漏极和假栅；
[0018]平坦化第一介质层，以去除硬掩膜并露出假栅；
[0019]去除假栅并进行导电纳米片的沟道释放，以去除牺牲层；
[0020]形成环绕式栅极，环绕式栅极环绕于多个复合式纳米片的周侧。
[0021]可选地，刻蚀衬底，以形成凹槽的步骤包括：
[0022]根据鳍的宽度确定凹槽的宽度，并在衬底的上表面选择性各向同性刻蚀衬底，以形成凹槽。
[0023]可选地，采用绝缘介质材料在凹槽内形成填充层的步骤包括：
[0024]采用绝缘介质材料在已形成的结构表面生长预备层，预备层填充凹槽并覆盖第二侧墙和硬掩膜的侧面；
[0025]采用等离子各向异性回刻预备层，以形成填充层。
[0026]可选地，刻蚀掉第二侧墙的步骤进一步包括：
[0027]刻蚀掉位于第二侧墙正下方的填充层，以使刻蚀后的填充层相对的两外侧面分别与鳍上相应的外侧面平齐。
[0028]可选地，在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜的步骤进一步包括：
[0029]在衬底的一表面上形成鳍之后，在衬底的一表面上形成浅槽隔离，浅槽隔离位于鳍的相对两侧，假栅位于浅槽隔离的上方并与浅槽隔离接触；
[0030]在鳍上形成氧化介质层，氧化介质层位于假栅和鳍之间并与浅槽隔离接触。
[0031]可选地，形成环绕式栅极的步骤包括：
[0032]在去除假栅和氧化介质层所形成的栅空腔的内壁上生长高K介电层；
[0033]通过栅极材料填充栅空间中剩余的空间，以形成环绕式栅极。
[0034]可选地，在形成环绕式栅极的步骤之后，制备方法还包括：
[0035]沉积介质材料，以形成第二介质层，第二介质层覆盖第一介质层和环绕式栅极；
[0036]对第一介质层和第二介质层进行刻蚀，以形成接触孔并露出源极、环绕式栅极和漏极；
[0037]在接触孔内填充导电材料，引出接触电极。
[0038]可选地，绝缘介质材料包括：氮化铝、氮化硼和碳化硅中的至少一种。
[0039]第二方面，本专利技术提供一种采用如上任一项中的制备方法制备的半导体器件，包括：衬底；
[0040]纳米堆叠结构，纳米堆叠结构设置在衬底的上方；纳米堆叠结构包括多个导电纳米片，多个导电纳米片与衬底的表面平行；
[0041]环绕式栅极，环绕式栅极环绕于多个导电纳米片的周侧；
[0042]第一侧墙，第一侧墙位于纳米堆叠结构上方；
[0043]内侧墙，多个内侧墙与多个导电纳米片沿垂直于衬底的方向交替堆叠，内侧墙和第一侧墙均位于环绕式栅极相对的两侧；
[0044]源极和漏极，源极和漏极分别位于纳米堆叠结构的相对的两侧与衬底相接触，多个导电纳米片分别与源极和漏极电接触；
[0045]以及填充层，填充层位于纳米堆叠结构的下方并与衬底相接触，内侧墙与填充层相接触。
[0046]可选地，半导体器件还包括：保护介质层和三组接触电极；
[0047]保护介质层覆盖源极、漏极和环绕式栅极，接触电极贯穿保护介质层，三组接触电极分别与源极、漏极和环绕式栅极电接触。
[0048]本专利技术实施例提供的半导体器件及其制备方法，在鳍与衬底之间形成填充层，其中，制备填充层的绝缘介质材料的导热率高于衬底的导热率，如此不但能够消除CMOS器件中的寄生的沟道，同时还能够避免热聚集效应的产生。
附图说明
[0049]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0050]图1为现有技术中的半导体器件在沿鳍线方向上的示意性剖面结构图；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底；在所述衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜，所述鳍包括：纳米堆叠结构和多个牺牲层，所述纳米堆叠结构包括多个导电纳米片，多个所述导电纳米片与衬底的表面平行，多个所述导电纳米片和多个所述牺牲层沿垂直于所述衬底的方向交替堆叠，所述鳍与所述假栅相交，所述鳍中与所述衬底接触的层结构为所述牺牲层，所述假栅位于所述鳍远离所述衬底的表面上，所述第一侧墙位于所述假栅相对的两侧，所述第一侧墙的外侧面与所述鳍的外侧面平齐，所述硬掩膜位于所述假栅背离所述衬底的一侧，所述硬掩膜覆盖所述假栅和所述第一侧墙；在所述衬底的一表面上形成第二侧墙，所述第二侧墙位于所述鳍和所述第一侧墙的相对两侧；刻蚀所述衬底，以形成凹槽，所述凹槽位于所述鳍的正下方并垂直穿过所述第二侧墙；采用绝缘介质材料在所述凹槽内形成填充层，所述填充层相对的两外侧面分别与对应的所述第二侧墙的外侧面平齐，所述绝缘介质材料的导热率高于所述衬底的导热率；刻蚀掉所述第二侧墙；刻蚀多个所述牺牲层相对两端，以形成预定长度的填充空隙；填充所述填充空隙，以形成所述内侧墙；在所述衬底上选择外延出源极和漏极；介质沉积形成第一介质层，所述第一介质层覆盖所述源极、漏极和所述假栅；平坦化所述第一介质层，以去除硬掩膜并露出所述假栅；去除所述假栅并进行导电纳米片的沟道释放，以去除所述牺牲层；形成环绕式栅极，所述环绕式栅极环绕于多个所述复合式纳米片的周侧。2.根据权利要求1所述的制备方法，其特征在于，所述刻蚀所述衬底，以形成凹槽的步骤包括：根据所述鳍的宽度确定所述凹槽的宽度，并在所述衬底的上表面选择性各向同性刻蚀所述衬底，以形成所述凹槽。3.根据权利要求1所述的制备方法，其特征在于，所述采用绝缘介质材料在所述凹槽内形成填充层的步骤包括：采用所述绝缘介质材料在已形成的结构表面生长预备层，所述预备层填充所述凹槽并覆盖所述第二侧墙和所述硬掩膜的侧面；采用等离子各向异性回刻所述预备层，以形成所述填充层。4.根据权利要求1所述的制备方法，其特征在于，所述刻蚀掉所述第二侧墙的步骤进一步包括：刻蚀掉位于所述第二侧墙正下方的所述填充层，以使刻蚀后的填充层相对的两外侧面分别与所述鳍上相应的外侧面平齐。5.根据权利要求1...

【专利技术属性】
技术研发人员：李俊杰，刘恩序，周娜，高建峰，李俊峰，李永亮，罗军，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：