一种垂直导电沟道增强型Si基GaN-HEMT器件的制备方法技术

一种垂直导电沟道增强型Si基GaN

【技术实现步骤摘要】
一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件的制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种垂直导电结构增强型Si基GaN
‑ꢀ
HEMT器件的制备方法。

技术介绍

[0002]在电力电子器件
，随着目前主流的Si器件越来越逼近其材料特性决定的性能极限，以GaN和SiC为代表的第三代半导体越来越被人们重视，GaN具有禁带宽度大、临界击穿场强和电子迁移率高等优点，在快充、数据中心、OBC、太阳能逆变器等功率器件市场具有强大的应用潜力。
[0003]目前GaN在功率器件的主要应用形式是GaN HEMT器件，自1993年Khan等人制作出了第一个AlGaN/GaN高电子迁移率晶体管（HEMT），水平结构的GaN HEMT器件以其优于Si器件的电学性能和更低的能耗受到人们的广泛关注，2005年Nitronex推出第一款生长在Si衬底上的商用耗尽型射频GaN HEMT器件，2009年EPC推出第一款增强型Si基GaN HEMT器件。
[0004]虽然GaN HEMT器件具有优于传统Si器件的性能，但依然存在一些问题制约着GaN HEMT器件的应用，比如目前主流的P GaN增强型器件需要刻蚀AlGaN上方P GaN层，刻蚀产生的界面态问题会严重影响器件在高频下的性能，引起严重的电流崩塌效应，其它诸如F离子注入增强型GaN HEMT、共源共栅混合增强型GaN HEMT也存在工艺条件难以控制等缺点。
[0005]针对上述问题，申请人2022年6月申请了一件名称为“一种新型Si基GaN凹槽栅型垂直导电器件”包括从下而上依次连接的源电极、Si衬底、缓冲层、GaN本征层和AlGaN势垒层；所述漏电极位于器件的端部，从上而下通过AlGaN势垒层后，伸入GaN本征层；器件的中部设有从AlGaN势垒层延伸至衬底的U型槽；所述U型槽内设有SiO2薄膜；所述SiO2薄膜与U型槽的内侧壁之间从下而上依次设有P型Si和N型Si；所述SiO2薄膜的中部设有多晶硅。该结构将器件源极置于底部，不仅节约了芯片表面源极PAD区域面积，而且避免了目前主流的P
‑
GaN增强型器件刻蚀引起的界面态问题和高频电流崩塌效应等问题。随着研发的不断深入，申请人发现此款器件在应用中存在如下问题：1、此款器件受限于P型Si表面形成的反型层厚度和SiO2薄膜所能承受的临界击穿场强，一般栅极正常承受电压在0
‑
8V，阈值电压在3
‑
5V之间，器件正常工作栅极电压在6V左右，虽然在功率开关电路上有很好的应用，但由于栅极电压调控范围有限，线性增益系数小，无法应用在放大电路中，限制了此类器件的应用范围。
[0006]2、此款器件的SiO2薄膜深宽比大，SiO2薄膜沉积工艺难度大，可能存在沉积不良问题，对工艺条件要求高。

技术实现思路

[0007]本专利技术针对以上问题，提出了一种通过调整栅极电压来调整衬底和P型Si之间的电流，进而调控从漏极到源极的电流，既可以应用于功率电路起开关作用，也可以用于放大电路应用的一种垂直导电结构增强型Si基GaN
‑ꢀ
HEMT器件的制备方法。
[0008]本专利技术的技术方案是：一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件的制备方法，其特征在于，包括以下步骤:S100，在外延片上制备延伸至Si衬底的U型槽；S200，在U型槽的内侧壁从下而上依次制备P型Si和N型Si；S300，在U型槽的槽底制备第一隔离层；S400，在U型槽内，第一隔离层的上方制备多晶硅，将U型槽填满；S500，从多晶硅的顶面的边缘处向下刻蚀，形成垂直向下延伸至P型Si侧的隔离腔，并在隔离腔内制备第二隔离层；S600，在多晶硅的上方制备栅电极；S700，刻蚀漏电极区域，并制备漏电极；S800，背面处理，并制备源电极。
[0009]具体的，步骤S100中，所述外延片包括在Si衬底上依次形成的缓冲层、GaN本征层和AlGaN势垒层。
[0010]具体的，步骤S100中U型槽制备方法包括：对外延片依次进行清洗、涂光刻胶、光刻和显影工艺，随后用ICP干法刻蚀在外延片上刻蚀出设计深度的U型槽，最后清洗掉光刻胶。
[0011]具体的，步骤S200中P型Si和N型Si制备方法包括：S210，通过涂胶、光刻和显影工艺将U型槽外区域用光刻胶保护；S220，使用CVD工艺先在U型槽中沉积P型Si；S230，然后在P型Si上继续使用CVD工艺沉积N型Si；S240，清洗掉步骤S210中的光刻胶后重新依次进行涂胶、光刻和显影工艺，将U型槽外区域、U型槽内需要保留的P型Si和N型Si进行保护；随后使用ICP干法刻蚀去除U型槽内多余的P型Si和N型Si后清洗掉光刻胶。
[0012]具体的，所述第一隔离层为SiN隔离层或SiO2隔离层。
[0013]具体的，所述第一隔离层的制备方法包括：S310，通过涂胶、光刻和显影将U型槽外区域和U型槽内已制备P型Si和N型Si区域用光刻胶保护；S320，使用CVD工艺在U型槽内剩余区域沉积的第一隔离层，清洗掉步骤S310中的光刻胶。
[0014]具体的，步骤S400中多晶硅的制备方法包括：S410，通过涂胶、光刻和显影工艺将U型槽外区域、U型槽内已制备P型Si、N型Si和第一隔离层用光刻胶进行保护；S420，使用CVD工艺在U型槽内沉积多晶硅后清洗掉步骤S410中的光刻胶。
[0015]具体的，步骤S500中第二隔离层的制备方法包括：S510，通过涂胶、光刻和显影工艺将外延片的顶面非刻蚀区进行保护，随后使用ICP干法刻蚀去除多晶硅边缘处区域，形成隔离腔；S520，在外延片的顶面将需要保留的区域进行保护，在隔离腔内沉积第二隔离层，随后清洗掉光刻胶。
[0016]具体的，步骤S600中栅电极的制备方法包括：
S610，通过涂胶、光刻和显影工艺将U型槽外区域、U型槽内已制备的N型Si、第二隔离层用光刻胶保护；S620，使用MOCVD或金属离子溅射沉积工艺在多晶硅上制备栅电极，随后清洗掉光刻胶。
[0017]具体的，步骤S700中漏电极的制备方法包括：S710，通过涂胶、光刻和显影工艺对除漏电极所在区域用光刻胶进行保护；S720，使用ICP干法刻蚀在外延片上刻蚀出设计深度的漏电极槽；S730，清洗掉步骤S710中的光刻胶后重新进行涂胶、光刻和显影工艺将除漏电极所在区域用光刻胶保护；S740，使用MOCVD或金属离子溅射沉积工艺在漏电极槽区域制备漏电极，随后清洗掉光刻胶。
[0018]本案通过改善了器件复合栅极的结构，P型Si与栅极多晶硅直接接触，阻断状态下P型Si、N型Si反偏，整个器件不导通，当给栅电极施加正向栅电压超过一定的值，P型Si和衬底正向偏置，电子从衬底流向P型Si，此时N型Si和漏电极一样处于高电位，P型Si处高浓度电子被吸引到N型Si区域并通过二维电子气流到漏极，形成从源极到漏极的电子通道，从而器件导通。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件的制备方法，其特征在于，包括以下步骤:S100，在外延片上制备延伸至Si衬底（2）的U型槽；S200，在U型槽的内侧壁从下而上依次制备P型Si（11）和N型Si（7）；S300，在U型槽的槽底制备第一隔离层（101）；S400，在U型槽内，第一隔离层（101）的上方制备多晶硅（9），将U型槽填满；S500，从多晶硅（9）的顶面的边缘处向下刻蚀，形成垂直向下延伸至P型Si（11）侧的隔离腔，并在隔离腔内制备第二隔离层（102）；S600，在多晶硅（9）的上方制备栅电极（8）；S700，刻蚀漏电极区域，并制备漏电极（5）；S800，背面处理，并制备源电极（1）。2.根据权利要求1所述的一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件及其制备方法，其特征在于，步骤S100中，所述外延片包括在Si衬底（2）上依次形成的缓冲层（3）、GaN本征层（4）和AlGaN势垒层（6）。3.根据权利要求1所述的一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件及其制备方法，其特征在于，步骤S100中U型槽制备方法包括：对外延片依次进行清洗、涂光刻胶、光刻和显影工艺，随后用ICP干法刻蚀在外延片上刻蚀出设计深度的U型槽，最后清洗掉光刻胶。4.根据权利要求1所述的一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件及其制备方法，其特征在于，步骤S200中P型Si（11）和N型Si（7）制备方法包括：S210，通过涂胶、光刻和显影工艺将U型槽外区域用光刻胶保护；S220，使用CVD工艺先在U型槽中沉积P型Si（11）；S230，然后在P型Si（11）上继续使用CVD工艺沉积N型Si（7）；S240，清洗掉步骤S210中的光刻胶后重新依次进行涂胶、光刻和显影工艺，将U型槽外区域、U型槽内需要保留的P型Si（11）和N型Si（7）进行保护；随后使用ICP干法刻蚀去除U型槽内多余的P型Si （11）和N型Si（7）后清洗掉光刻胶。5.根据权利要求1所述的一种垂直导电沟道增强型Si基GaN
‑ꢀ
HEMT器件及其制备方法，其特征在于，所述第一隔离层为SiN隔离层或SiO2隔离层。6.根据权利要求1或5所述的一种垂直导电沟道增强型Si基GaN
...

【专利技术属性】
技术研发人员：代书雨，周理明，徐峰，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：