CPU功耗测试设备、方法、系统、控制芯片及测试芯片技术方案

本说明书公开了一种CPU功耗测试设备、方法、系统、控制芯片及测试芯片。首先，通过利用控制芯片的第一片内总线、第一通用输入输出控制器、片间总线、测试芯片的第二片内总线建立控制用CPU和测试芯片的第二存储单元之间的连接，接着，利用控制用CPU从控制芯片的第一存储单元中读取测试程序，且控制用CPU可以通过第一通用输入输出控制器和所述片间总线将读取到的测试程序写入至测试芯片的第二存储单元，实现针对CPU的功耗测试所需的快速方便的测试平台的构建，提升了测试平台重复使用性和广泛适配性。适配性。适配性。

【技术实现步骤摘要】
CPU功耗测试设备、方法、系统、控制芯片及测试芯片


[0001]本专利技术涉及功耗分析
，尤其涉及一种CPU功耗测试设备、方法、系统、控制芯片及测试芯片。

技术介绍

[0002]随着物联网和嵌入式应用的蓬勃的发展，嵌入式CPU被越来越多的行业所使用的，嵌入式CPU的使用也可能会带来各种安全问题。相应的攻击也随之而来。功耗分析(Power Analysis)通过分析密码设备运行时的功率消耗，来推断设备进行的操作和操作中的中间值。功耗分析是非入侵式侧信道分析方法中比较具威胁性的一种攻击方式。
[0003]因此，针对嵌入式CPU的功耗分析测试方法成为一个集成电路测试界的关注点。但是，针对CPU的功耗测试，需要一种快速方便的测试平台，且针对测试平台重复使用性和广泛适配性的要求是紧迫的。

技术实现思路

[0004]本说明书实施方式提供一种CPU功耗测试设备、方法、系统、控制芯片及测试芯片，以实现CPU功耗测试平台的快速方便搭建，并提升了测试平台重复使用性和广泛适配性。
[0005]本说明书实施方式提供一种CPU功耗测试设备，所述设备包括：控制芯片，包括第一片内总线、第一存储单元和第一通用输入输出控制器；所述第一存储单元、所述第一通用输入输出控制器分别通过所述第一片内总线与控制用CPU连接；片间总线，所述片间总线的一端连接于所述第一通用输入输出控制器；测试芯片，包括与所述片间总线的另一端连接的第二片内总线、与所述第二片内总线连接的第二存储单元；其中，所述控制用CPU从所述第一存储单元中读取存储的用于测试待测CPU的测试程序，通过所述第一通用输入输出控制器和所述片间总线，所述控制用CPU将所述测试程序写入至所述第二存储单元。
[0006]本说明书实施方式提供一种CPU功耗测试方法，应用于包括控制芯片和测试芯片的测试平台中；所述控制芯片和所述测试芯片通过片间总线连接；控制芯片，包括第一片内总线、第一存储单元和第一通用输入输出控制器；所述方法包括：控制用CPU从所述控制芯片的第一存储单元中读取存储的用于测试待测CPU的测试程序；其中，所述第一存储单元、所述第一通用输入输出控制器分别通过所述控制芯片的第一片内总线与所述控制用CPU连接；通过所述控制芯片的第一通用输入输出控制器和所述片间总线，所述控制用CPU将所述测试程序写入至所述测试芯片的第二存储单元；其中，所述片间总线的一端连接于所述第一通用输入输出控制器，所述片间总线的另一端连接于所述测试芯片的第二片内总线，所述第二片内总线连接有所述第二存储单元。
[0007]本说明书实施方式提供一种控制芯片，应用于CPU功耗测试设备，所述控制芯片包括第一片内总线、第一存储单元和第一通用输入输出控制器；所述第一存储单元、所述第一通用输入输出控制器分别通过所述第一片内总线与控制用CPU连接；其中，所述控制芯片用于通过片间总线连接测试芯片，所述片间总线的一端连接于所述第一通用输入输出控制
器；所述片间总线的另一端连接所述测试芯片的第二片内总线、所述第二片内总线连接所述测试芯片的第二存储单元；所述控制用CPU从所述第一存储单元中读取存储的用于测试待测CPU的测试程序，通过所述第一通用输入输出控制器和所述片间总线，所述控制用CPU将所述测试程序写入至所述第二存储单元。
[0008]本说明书实施方式提供一种测试芯片，应用于CPU功耗测试设备，所述测试芯片用于通过片间总线连接控制芯片；所述片间总线的一端连接所述控制芯片的第一通用输入输出控制器；所述测试芯片，包括与所述片间总线的另一端连接的第二片内总线、与所述第二片内总线连接的第二存储单元；其中，所述控制芯片的第一存储单元、所述第一通用输入输出控制器分别通过所述控制芯片的第一片内总线与控制用CPU连接；所述控制用CPU从所述第一存储单元中读取存储的用于测试待测CPU的测试程序，通过所述第一通用输入输出控制器和所述片间总线，所述控制用CPU将所述测试程序写入至所述第二存储单元。
[0009]本说明书实施方式提供一种CPU功耗测试系统，所述系统包括上述实施方式中任一项所述的设备以及上位机；其中，所述上位机与所述设备中的所述控制芯片、所述测试芯片分别通信连接。
[0010]本说明书实施方式中，首先，通过利用控制芯片的第一片内总线、第一通用输入输出控制器、片间总线、测试芯片的第二片内总线建立控制用CPU和测试芯片的第二存储单元之间的连接，接着，利用控制用CPU从控制芯片的第一存储单元中读取测试程序，且控制用CPU可以通过第一通用输入输出控制器和所述片间总线将读取到的测试程序写入至测试芯片的第二存储单元，实现针对CPU的功耗测试所需的快速方便的测试平台的构建，提升了测试平台重复使用性和广泛适配性。
附图说明
[0011]图1为本说明书实施方式提供的CPU功耗测试设备的示意图。
[0012]图2a为本说明书实施方式提供的CPU功耗测试设备的控制芯片的示意图。
[0013]图2b为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0014]图3为本说明书实施方式提供的CPU功耗测试设备的控制芯片的示意图。
[0015]图4为本说明书实施方式提供的CPU功耗测试设备的控制芯片的示意图。
[0016]图5a为本说明书实施方式提供的CPU功耗测试设备的控制芯片的示意图。
[0017]图5b为本说明书实施方式提供的CPU功耗测试设备的控制芯片的示意图。
[0018]图6a为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0019]图6b为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0020]图7为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0021]图8a为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0022]图8b为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0023]图9a为本说明书实施方式提供的CPU功耗测试设备的控制芯片的示意图。
[0024]图9b为本说明书实施方式提供的CPU功耗测试设备的测试芯片的示意图。
[0025]图10为本说明书实施方式提供的CPU功耗测试方法的流程示意图。
[0026]图11为本说明书实施方式提供的CPU功耗测试方法的流程示意图。
具体实施方式
[0027]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0028]如
技术介绍
所述，针对嵌入式CPU的功耗分析测试方法成为一个集成电路测试界的关注点，而功耗分析需要采集时域上的电压/功耗信息。针对嵌入式CPU的能量测试方法主要有进行精细的功耗仿真、生产出CPU进行测量、在FPGA上进行实现并测量。下面针对这三种情本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CPU功耗测试设备，其特征在于，所述设备包括：控制芯片，包括第一片内总线、第一存储单元和第一通用输入输出控制器；所述第一存储单元、所述第一通用输入输出控制器分别通过所述第一片内总线与控制用CPU连接；片间总线，所述片间总线的一端连接于所述第一通用输入输出控制器；测试芯片，包括与所述片间总线的另一端连接的第二片内总线、与所述第二片内总线连接的第二存储单元；其中，所述控制用CPU从所述第一存储单元中读取存储的用于测试待测CPU的测试程序，通过所述第一通用输入输出控制器和所述片间总线，所述控制用CPU将所述测试程序写入至所述第二存储单元。2.根据权利要求1所述的设备，其特征在于，所述控制芯片具有第一CPU插槽，所述第一CPU插槽用于放置所述控制用CPU；和/或所述测试芯片具有第二CPU插槽，所述第二CPU插槽用于放置所述待测CPU。3.根据权利要求2所述的设备，其特征在于，在所述测试芯片的第二CPU插槽中待测CPU发生更换时，更换后的待测CPU通过所述片间总线以及所述第一通用输入输出控制器与所述控制芯片建立连接。4.根据权利要求1所述的设备，其特征在于，所述第一通用输入输出控制器的数量为4个。5.根据权利要求1所述的设备，其特征在于，所述控制芯片还包括第一串口通信控制器，所述第一串口通信控制器用于与上位机通信，接收所述上位机发送的所述测试程序，以通过所述控制用CPU写入所述第一存储单元。6.根据权利要求1所述的设备，其特征在于，所述控制芯片还包括若干第一分线器，所述若干第一分线器包括第一主干分线器和第一分支分线器；所述第一主干分线器连接于所述控制用CPU；所述第一分支分线器连接于所述第一主干分线器；所述第一分支分线器用于连接外设。7.根据权利要求1所述的设备，其特征在于，所述测试芯片还包括连接于所述片间总线的另一端的跨芯片传输控制器、通过所述第二片内总线与所述跨芯片传输控制器连接的总线集线器，所述总线集线器通过所述第二片内总线连接有所述第二存储单元。8.根据权利要求7所述的设备，其特征在于，所述测试芯片还包括若干第二分线器，所述若干第二分线器包括第二主干分线器和第二分支分线器；所述第二主干分线器连接于所述待测CPU；所述第二分支分线器连接于所述第二主干分线器；其中，与所述第二主干分线器相邻的第二分支分线器连接有所述总线集线器、第三存储单元。9.根据权利要求1所述的设备，其特征在于，所述测试芯片还包括与所述待测CPU连接的第二串口通信控制器和/或第二通用输入输出口；所述第二串口通信控制器，用于与上位机通信连接；所述第二通用输入输出口，用于与所述上位机通信连接。10.一种CPU功耗测试方法，其特征在于，应用于包括控制芯片和测试芯片的测试平台中；所述控制芯片和所述测试芯片通过片间总线连接；控制芯片，包括第一片内总线、第一存储单元和第一通用输入输出控制器；所述方法包括：
控制用CPU从所述控制芯片的第一存储单元中读取存储的用于测试待测CPU的测试程序；其中，所述第一存储单元、所述第一通用输入输出控制器分别通过所述控制芯片的第一片内总线与所述控制用CPU连接；通过所述控制芯片的第一通用输入输出控制器和所述片间总线，所述控制用CPU将所述测试程序写入至所述测试芯片的第二存储单元；其中，所述片间总线的一端连接于所述第一通用输...

【专利技术属性】
技术研发人员：刘亮，唐明，张茜歌，胡玄宇，张尧，李雷，陈琦，刘朋远，丁海丽，
申请(专利权)人：武汉大学国网宁夏电力有限公司营销服务中心国网宁夏电力有限公司计量中心国家电网有限公司，
类型：发明
国别省市：