芯片堆叠封装结构制造技术

技术编号:36943393 阅读:59 留言:0更新日期:2023-03-22 19:05
本实用新型专利技术提供了一种芯片堆叠封装结构,包括:基板,所述基板的上表面具有第一固定位、第二固定位和第三固定位,且所述第三固定位位于所述第一固定位和第二固定位之间;多个第一存储芯片,堆叠固定在第一固定位上,且至少部分第一存储芯片到达第三固定位的上方;多个第二存储芯片,堆叠固定在所述第二固定位上,且至少部分第二存储芯片到达所述第三固定位的上方;控制芯片,固定在所述第三固定位。相对于常规的SIP封装方式,本实用新型专利技术可极大提高基板的空间利用率,在提高封装后芯片的存储容量的同时保持体积相对较小。的同时保持体积相对较小。的同时保持体积相对较小。

【技术实现步骤摘要】
芯片堆叠封装结构


[0001]本技术涉及芯片封装领域,更具体地说,涉及一种芯片堆叠封装结构。

技术介绍

[0002]现有的集成电路封装技术包括球栅阵列封装(Ball Grid Array,BGA)、芯片尺寸封装(Chip Scale Package,CSP)、晶圆级封装(Wafer Level Package,WLP)、三维封装(3D)和系统封装(SiP)等。但随着科技的发展,电子类产品如手机、平板、智能手表等都日趋多功能化、小型化、轻薄化,要求产品内部芯片的封装做得更小、更薄,且可存储更大的数据量。
[0003]由于芯片制造工艺限制以及芯片尺寸趋向小型化的要求,单颗芯片(裸晶)的容量仍有限,一般从4GB至16GB。为在满足小尺寸需求的同时达到更大的存储容量,需将两个或两个以上的半导体芯片组合在单一封装结构中,以减少整体电路体积,并提高存储容量。
[0004]传统的多芯片封装结构采用并排式多芯片封装结构,即将两个或两个以上的芯片并排安装在基板表面的同一平面内,由于基板会随着芯片数目的增加而加大,出现常规系统级封装(System In a Package,SIP)的体积较大,内存合封容量较小,基板利用率较低,封装成本较高等问题。

技术实现思路

[0005]本技术要解决的技术问题在于,针对上述多芯片封装结构中,将多个芯片排布在基板的同一平面而导致体积仍然较大的问题,提供一种芯片堆叠封装结构。
[0006]本技术解决上述技术问题的技术方案是,提供一种芯片堆叠封装结构,包括:
[0007]基板,所述基板的上表面具有第一固定位、第二固定位和第三固定位,且所述第三固定位位于所述第一固定位和第二固定位之间;
[0008]堆叠在所述第一固定位上的多个第一存储芯片,所述多个第一存储芯片呈阶梯状向第三固定位延伸,所述第三固定位上方包括至少部分第一存储芯片,且所述多个第一存储芯片上呈阶梯状的边缘区域分别具有第一焊脚,多个所述第一存储芯片具有第一焊脚的另一侧表面设有粘贴胶,多个所述第一存储芯片中位于上层的所述第一存储芯片通过粘贴胶与相邻所述第一存储芯片粘贴,位于最下层的第一存储芯片通过粘贴胶粘贴固定在所述第一固定位;
[0009]堆叠在所述第二固定位上的多个第二存储芯片,所述多个第二存储芯片呈阶梯状向第三固定位延伸,所述第三固定位上方包括至少部分第二存储芯片,且所述多个第二存储芯片上呈阶梯状的边缘区域分别具有第二焊脚,多个所述第二存储芯片具有第二焊脚的另一侧表面设有粘贴胶,多个所述第二存储芯片中位于上层的所述第二存储芯片通过粘贴胶与相邻所述第二存储芯片粘贴,位于最下层的第二存储芯片通过粘贴胶粘贴固定在所述第二固定位;
[0010]控制芯片,固定在所述第三固定位。
[0011]作为本技术的进一步改进,所述基板包括导电线路,且所述基板的上表面具
有分别与所述导电线路电连接的多个第一焊盘、多个第二焊盘和多个第三焊盘,所述基板的下表面具有与所述导电线路电连接的多个第四焊盘;
[0012]所述第一焊盘与第一固定位相邻并远离第三固定位,所述第二焊盘与第二固定位相邻并远离第三固定位;所述第一存储芯片的第一焊脚与所述第一焊盘电连接,所述第二存储芯片的第二焊脚与所述第二焊盘电连接,所述控制芯片的焊脚与所述第三焊盘电连接。
[0013]作为本技术的进一步改进,多个所述第一存储芯片中,每一所述第一存储芯片的每一第一焊脚分别通过键合线与所述基板上表面的一个第一焊盘电连接;
[0014]多个所述第二存储芯片中,每一所述第二存储芯片的每一第二焊脚分别通过键合线与所述基板上表面的一个第二焊盘电连接。
[0015]作为本技术的进一步改进,多个所述第一存储芯片中,位于上层的第一存储芯片的多个第一焊脚分别通过键合线与位于下层的第一存储芯片的多个第一焊脚对应电连接,位于最下层的第一存储芯片的多个第一焊脚分别通过键合线与位于基板上表面的多个第一焊盘电连接;
[0016]多个所述第二存储芯片中,位于上层的第二存储芯片的多个第一焊脚分别通过键合线与位于下层的第二存储芯片的多个第一焊脚对应电连接,位于最下层的第二存储芯片的多个第一焊脚分别通过键合线与位于基板上表面的多个第二焊盘电连接。
[0017]作为本技术的进一步改进,所述第一固定位、第二固定位及第三固定位位于同一平面;
[0018]所述第三焊盘与所述第三固定位相邻设置,所述控制芯片以焊脚所在的面朝上的方式固定在所述第三固定位,且所述控制芯片的焊脚通过键合线与所述第三焊盘电连接;或者,所述第三焊盘位于所述第三固定位内,所述控制芯片以焊脚朝下的方式固定在所述第三固定位,且所述控制芯片的焊脚通过导电胶或第一焊球与第三焊盘电连接。
[0019]作为本技术的进一步改进,所述基板的上表面具有凹槽,所述第三固定位位于所述凹槽内,所述控制芯片固定在所述凹槽内。
[0020]作为本技术的进一步改进,所述第三焊盘位于所述凹槽的底壁,所述控制芯片以焊脚所在的面向下的方式固定在所述凹槽内,且所述控制芯片的焊脚通过导电胶或第一焊球与所述第三焊盘电连接;
[0021]所述凹槽的深度与所述控制芯片的高度相适配,且所述第一固定位和第二固定位的至少一部分位于所述第三固定位上方;位于最底层的第一存储芯片和第二存储芯片的至少一部分位于所述控制芯片的上方。
[0022]作为本技术的进一步改进,所述第三焊盘与所述凹槽相邻设置,所述控制芯片以焊脚所在的面向上的方式固定在所述凹槽内,且所述控制芯片的焊脚通过键合线与所述第三焊盘电连接。
[0023]作为本技术的进一步改进,所述控制芯片与所述凹槽之间填充有第一封装胶。
[0024]作为本技术的进一步改进,所述基板的上表面具有第二封装胶,且所述第一存储芯片、第二存储芯片、控制芯片、第一焊盘、第二焊盘和第三焊盘均由所述第二封装胶包裹或覆盖。
[0025]本技术具有以下有益效果:通过将多个第一存储芯片和多个第二存储芯片分别以逐层后退的方式堆叠在控制芯片的两侧,且至少部分第一存储芯片和第二存储芯片位于控制芯片的上方,从而极大提高基板的空间利用率,在提高封装后的芯片的存储容量的同时保持体积相对较小。
附图说明
[0026]图1是本技术第一实施例提供的芯片堆叠封装结构的示意图;
[0027]图2是本技术第二实施例提供的芯片堆叠封装结构的示意图;
[0028]图3是本技术第三实施例提供的芯片堆叠封装结构的示意图;
[0029]图4是本技术第四实施例提供的芯片堆叠封装结构的示意图;
[0030]图5是本技术第五实施例提供的芯片堆叠封装结构的示意图;
[0031]图6是本技术第六实施例提供的芯片堆叠封装结构的示意图;
[0032]图7是本技术第七实施例提供的芯片堆叠封装结构的示意图。
具体实施方式
[0033]为了使本实本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种芯片堆叠封装结构,其特征在于,包括:基板,所述基板的上表面具有第一固定位、第二固定位和第三固定位,且所述第三固定位位于所述第一固定位和第二固定位之间;堆叠在所述第一固定位上的多个第一存储芯片,所述多个第一存储芯片呈阶梯状向第三固定位延伸,所述第三固定位上方包括至少部分第一存储芯片,且所述多个第一存储芯片上呈阶梯状的边缘区域分别具有第一焊脚,多个所述第一存储芯片具有第一焊脚的另一侧表面设有粘贴胶,多个所述第一存储芯片中位于上层的所述第一存储芯片通过粘贴胶与相邻所述第一存储芯片粘贴,位于最下层的第一存储芯片通过粘贴胶粘贴固定在所述第一固定位;堆叠在所述第二固定位上的多个第二存储芯片,所述多个第二存储芯片呈阶梯状向第三固定位延伸,所述第三固定位上方包括至少部分第二存储芯片,且所述多个第二存储芯片上呈阶梯状的边缘区域分别具有第二焊脚,多个所述第二存储芯片具有第二焊脚的另一侧表面设有粘贴胶,多个所述第二存储芯片中位于上层的所述第二存储芯片通过粘贴胶与相邻所述第二存储芯片粘贴,位于最下层的第二存储芯片通过粘贴胶粘贴固定在所述第二固定位;控制芯片,固定在所述第三固定位。2.根据权利要求1所述的芯片堆叠封装结构,其特征在于,所述基板包括导电线路,且所述基板的上表面具有分别与所述导电线路电连接的多个第一焊盘、多个第二焊盘和多个第三焊盘,所述基板的下表面具有与所述导电线路电连接的多个第四焊盘;所述第一焊盘与第一固定位相邻并远离第三固定位,所述第二焊盘与第二固定位相邻并远离第三固定位;所述第一存储芯片的第一焊脚与所述第一焊盘电连接,所述第二存储芯片的第二焊脚与所述第二焊盘电连接,所述控制芯片的焊脚与所述第三焊盘电连接。3.根据权利要求2所述的芯片堆叠封装结构,其特征在于,多个所述第一存储芯片中,每一所述第一存储芯片的每一第一焊脚分别通过键合线与所述基板上表面的一个第一焊盘电连接;多个所述第二存储芯片中,每一所述第二存储芯片的每一第二焊脚分别通过键合线与所述基板上表面的一个第二焊盘电连接。4.根据权利要求2所述的芯片堆叠封装结构,其特征在于,多个所述第一存储芯片中,位于上层的第一存储芯片的多个第一焊脚分别通过键合线与位于下层的第一存...

【专利技术属性】
技术研发人员:李文照刘清水
申请(专利权)人:深圳宏芯宇电子股份有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1