半导体器件及其形成方法技术

提供了一种半导体器件及其形成方法。一种方法包括在衬底上形成鳍结构。鳍结构包括交替堆叠的多个第一纳米结构和多个第二纳米结构。沿着鳍结构的侧壁和顶表面形成虚设栅极。使鳍结构的被虚设栅极暴露的部分凹陷，以形成第一凹部。在第一凹部中形成外延源极/漏极区域。将外延源极/漏极区域内的掺杂剂原子驱动到多个第二纳米结构中。去除虚设栅极和多个第一纳米结构。形成包绕多个第二纳米结构的替换栅极。形成包绕多个第二纳米结构的替换栅极。形成包绕多个第二纳米结构的替换栅极。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本公开总体涉及半导体领域，更具体地，涉及纳米结构FET及其形成 方法。

技术介绍

[0002]半导体器件用于各种电子应用中，例如，个人计算机、蜂窝电话、数 码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体 衬底之上顺序沉积绝缘或电介质层、导电层和半导体层的材料，并使用光 刻对各种材料层进行图案化以在其上形成电路组件和元件。
[0003]半导体工业通过不断减小最小特征尺寸来继续改进各种电子组件 (即，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多 组件在给定面积中集成。然而，随着最小特征尺寸的减小，出现了需要解 决的其他问题。

技术实现思路

[0004]根据本申请的一方面，提供一种制备半导体器件的方法，包括：在衬 底上形成鳍结构，鳍结构包括交替堆叠的多个第一纳米结构和多个第二纳 米结构；沿着鳍结构的侧壁和顶表面形成虚设栅极；使鳍结构的被虚设栅 极暴露的部分凹陷，以形成第一凹部；在第一凹部中形成外延源极/漏极区 域；将外延源极/漏极区域内的掺杂剂原子驱动到多个第二纳米结构中；去 除虚设栅极和多个第一纳米结构；以及形成包绕多个第二纳米结构的替换 栅极。
[0005]根据本申请的另一方面，提供一种制备半导体器件的方法，包括：在 衬底之上形成包括第一纳米片和第二纳米片的堆叠，第一纳米片和第二纳 米片以交替方式布置在堆叠中；在堆叠之上形成虚设栅极；蚀刻堆叠以形 成与虚设栅极相邻的第一凹部，第一凹部延伸穿过第一纳米片和第二纳米 片；蚀刻第二纳米片的被第一凹部暴露的侧壁以形成第二凹部，第二凹部 在第一纳米片中的相邻第一纳米片之间延伸；在第二凹部中形成内部间隔 件；在第一凹部中外延生长半导体材料，以在第一凹部中形成外延源极/漏 极区域，半导体材料包括第一掺杂剂原子；将第一掺杂剂原子热驱动到第 一纳米片中；蚀刻虚设栅极以形成第三凹部；蚀刻第二纳米片以延伸第三 凹部；以及在第三凹部中形成替换栅极，形成替换栅极包括：在第三凹部 中形成栅极电介质，栅极电介质包绕第一纳米片；以及在栅极电介质上形 成栅极电极，栅极电极填充第三凹部的剩余部分，其中，第一纳米片中的 每一个的第一区域中的第一掺杂剂原子的平均浓度大于0.2原子百分比。
[0006]根据本申请的又一方面，提供一种半导体器件，包括：纳米片，包括第一掺杂剂原 子，纳米片的第一区域中的第一掺杂剂原子的平均浓度大于0.2原子百分比，第一区域 具有第一侧边和与第一侧边在相反侧的第二侧边，第一区域的第一侧边与纳米片的第 一侧间隔开；栅极结构，包绕纳米片，栅极结构包括：栅极电介质，包绕纳米片；以 及栅极电极，在栅极电介质之上；外延源极/漏极区域，与纳米片和栅极结构相邻，外 延源极/漏极区域与纳米片的第一侧实体地接触，外延源极/漏极区域和纳米片包括相同 的掺杂剂物质；以
及内部间隔件，插入在外延源极/漏极区域与栅极结构之间，内部间 隔件与外延源极/漏极区域实体地接触。
附图说明
[0007]在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开 的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制 的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减 小。
[0008]图1以三维视图示出了根据一些实施例的纳米结构场效应晶体管(纳 米FET)的示例。
[0009]图2、图3、图4、图5、图6A、图6B、图7A、图7B、图8A、图 8B、图9A、图9B、图9C、图10A、图10B、图11A、图11B、图12A、 图12B、图12C、图13A、图13B、图14A、图14B、图15A、图15B、 图16A、图16B、图17A、图17B、图17C、图18A、图18B、图18C、 图19A、图19B、图20A、图20B、图21A、图21B、图22A、图22B、 图23A、图23B、图23C、图24A、图24B、图24C、图25A、图25B、 图25C、图25D和图25E是根据一些实施例的制造纳米FET的中间阶段的 截面图。
[0010]图25F和图25G示出了根据一些实施例的纳米片中的掺杂剂浓度分 布。
[0011]图26A、图26B和图26C是根据一些实施例的纳米FET的截面图。
[0012]图27A、图27B和图27C是根据一些实施例的纳米FET的截面图。
[0013]图28A、图28B、图28C、图28D和图28E是根据一些实施例的纳米 FET的截面图。
[0014]图29A、图29B和图29C是根据一些实施例的纳米FET的截面图。
[0015]图30A、图30B和图30C是根据一些实施例的纳米FET的截面图。
[0016]图31A、图31B、图31C、图31D和图31E是根据一些实施例的纳米 FET的截面图。
[0017]图32A、图32B和图32C是根据一些实施例的纳米FET的截面图。
[0018]图33A、图33B和图33C是根据一些实施例的纳米FET的截面图。
[0019]图34A、图34B和图34C是根据一些实施例的纳米FET的截面图。
[0020]图35A、图35B和图35C是根据一些实施例的纳米FET的截面图。
[0021]图36A、图36B和图36C是根据一些实施例的纳米FET的截面图。
[0022]图37A、图37B和图37C是根据一些实施例的纳米FET的截面图。
[0023]图38A、图38B和图38C是根据一些实施例的纳米FET的截面图。
[0024]图39A、图39B和图39C是根据一些实施例的纳米FET的截面图。
[0025]图40A、图40B和图40C是根据一些实施例的纳米FET的截面图。
[0026]图41A、图41B和图41C是根据一些实施例的纳米FET的截面图。
[0027]图42A、图42B和图42C是根据一些实施例的纳米FET的截面图。
具体实施方式
[0028]下面的公开内容提供了用于实施本专利技术的不同特征的许多不同的实施 例或示例。下文描述了组件和布置的特定示例以简化本公开。当然，这些 只是示例，并不旨在进行限制。例如，在下面的描述中，在第二特征之上 或第二特征上形成第一特征可以包括第一特征和第二特征以直接接触方式 形成的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特 征使得第一特征和第二特征可能不直接接触的实施例。此外，本公开在
各 个示例中可以重复附图标记和/或字母。该重复是出于简单和清楚的目的， 并且本身不指示所讨论的各种实施例和/或配置之间的关系。
[0029]此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、
ꢀ“
下”、“上方”、“上”等)，以便于描述附图中所示的一个要素或特 征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相 关术语意在涵盖使用中或工作中的器件处于除了附图中所示朝向之外的不 同朝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制备半导体器件的方法，包括：在衬底上形成鳍结构，所述鳍结构包括交替堆叠的多个第一纳米结构和多个第二纳米结构；沿着所述鳍结构的侧壁和顶表面形成虚设栅极；使所述鳍结构的被所述虚设栅极暴露的部分凹陷，以形成第一凹部；在所述第一凹部中形成外延源极/漏极区域；将所述外延源极/漏极区域内的掺杂剂原子驱动到所述多个第二纳米结构中；去除所述虚设栅极和所述多个第一纳米结构；以及形成包绕所述多个第二纳米结构的替换栅极。2.根据权利要求1所述的方法，其中，所述多个第二纳米结构中的每一个的第一区域中的所述掺杂剂原子的平均浓度大于0.2原子百分比，所述第一区域的第一侧边与所述替换栅极的栅极电极的第一侧对准。3.根据权利要求2所述的方法，其中，所述第一区域的所述第一侧边处的所述掺杂剂原子的浓度大于5
×
10
18
原子/cm3。4.根据权利要求1所述的方法，其中，将所述外延源极/漏极区域内的所述掺杂剂原子驱动到所述多个第二纳米结构中包括：在875℃至1000℃之间的温度下执行热退火工艺。5.根据权利要求4所述的方法，其中，所述热退火工艺是在包括N2气体、O2气体或N2气体和O2气体的混合物的气体环境下执行的。6.根据权利要求5所述的方法，其中，所述热退火工艺被执行1秒至2秒之间的持续时间。7.根据权利要求1所述的方法，其中，所述多个第二纳米结构包括硅，并且所述外延源极/漏极区域包括硼掺杂的硅锗。8.一种制备半导体器件的方法，包括：在衬底之上形成包括第一纳米片和第二纳米片的堆叠，所述第一纳米片和所述第二纳米片以交替方式布置在所述堆叠中；在所述堆叠之上形成虚设栅极；蚀刻所述堆叠以形成与所述虚设栅极相邻的第一凹部，所述第一...

【专利技术属性】
技术研发人员：李溢芸，黄才育，王立廷，张惠政，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：