寄存器电路模块、集成电路芯片及其操作方法技术

本公开提供一种寄存器电路模块、集成电路芯片及其操作方法，集成电路芯片包括寄存器电路模块。寄存器电路模块包括寄存器单元和门控单元，寄存器单元包括寄存器和与门。寄存器包括输入时钟信号的时钟端、输入功能数据信号的数据输入端、输入扫描使能信号的扫描使能端和输出与功能数据信号对应的输出信号的数据输出端。与门包括第一输入端、第二输入端和第一输出端，与门的第一输入端与寄存器的数据输出端连接。门控单元包括或非门，或非门包括第三输入端和第二输出端。或非门的第三输入端获取寄存器的扫描使能信号，与门的第二输入端与或非门的第二输出端连接。本公开能在满足芯片性能的基础上有效地优化芯片的功耗和面积，降低成本。成本。成本。

【技术实现步骤摘要】
寄存器电路模块、集成电路芯片及其操作方法


[0001]本公开的实施例涉及一种寄存器电路模块、集成电路芯片及其操作方法。

技术介绍

[0002]随着半导体技术的发展，芯片的集成度得到极大地提高，已经开发出具有亚微米量级的元件的芯片。目前，由于移动互联网迅速发展以及系统级芯片设计技术日益成熟，市场和消费者们对嵌入式系统类产品提出了更高的性能和功耗要求。因此，芯片低功耗和高性能之间的均衡显得更为重要。

技术实现思路

[0003]本公开至少一实施例提供了一种寄存器电路模块，包括：寄存器单元，包括触发器和与门，其中，所述触发器包括时钟端、数据输入端、扫描使能端和数据输出端，所述时钟端配置为输入时钟信号，所述数据输入端配置为输入功能数据信号，所述扫描使能端配置为输入扫描使能信号，所述数据输出端配置为输出与所述功能数据信号对应的输出信号，所述与门包括第一输入端、第二输入端和第一输出端，所述与门的所述第一输入端与所述触发器的所述数据输出端连接；门控单元，包括或非门，其中，所述或非门包括第三输入端和第二输出端，所述或非门的所述第三输入端配置为获取所述触发器的所述扫描使能信号，所述与门的所述第二输入端与所述或非门的所述第二输出端连接。
[0004]例如，在本公开至少一实施例提供的一种寄存器电路模块中，所述寄存器单元为N位寄存器单元，N为大于或等于2的整数；所述N位寄存器单元中的每个寄存器单元的与门的第二输入端分别与所述或非门的所述第二输出端连接。
[0005]例如，在本公开至少一实施例提供的一种寄存器电路模块中，所述N位寄存器单元中的每个寄存器单元的触发器的时钟端共享一个所述时钟信号，和/或，所述N位寄存器单元中的每个寄存器单元的触发器的扫描使能端共享一个所述扫描使能信号。
[0006]例如，本公开至少一实施例提供的一种寄存器电路模块还包括功能使能控制端，其中，所述功能使能控制端配置为提供功能使能控制信号，以指示所述触发器在功能模式下输出所述输出信号。
[0007]例如，在本公开至少一实施例提供的一种寄存器电路模块中，所述触发器、所述与门和所述门控单元中的至少两个配置为集成于一个电路。
[0008]本公开至少一实施例提供了一种集成电路芯片，包括至少一个寄存器电路模块组，其中，所述寄存器电路模块组包括至少一个如上文任一所述的寄存器电路模块。
[0009]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述集成电路芯片包括两个以上所述寄存器电路模块，所述两个以上所述寄存器电路模块中的彼此交互的两个寄存器电路模块的触发器的时钟信号对应的时钟源不同。
[0010]例如，本公开至少一实施例提供的一种集成电路芯片还包括延迟同步器，其中，所述延迟同步器配置为对所述彼此交互的两个寄存器电路模块中的至少一个进行延时配置，
以使得所述两个寄存器电路模块同步。
[0011]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述寄存器电路模块还包括功能使能控制端，所述功能使能控制端配置为提供功能使能控制信号，以指示所述触发器在功能模式下输出所述输出信号。
[0012]例如，本公开至少一实施例提供的一种集成电路芯片还包括地址译码器，其中，所述地址译码器配置为获取与所述寄存器电路模块组对应的地址信号并且通过对所述地址信号进行译码以输出对应的译码信号至所述寄存器电路模块组中的每个寄存器电路模块的功能使能控制端。
[0013]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述集成电路芯片包括M个寄存器电路模块组且M为大于或等于2的整数，所述M个寄存器电路模块组中的每个寄存器电路模块组中的每个寄存器电路模块包括相同位数的寄存器单元。
[0014]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述寄存器电路模块的寄存器单元为N位寄存器单元，N为大于或等于2的整数。
[0015]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述寄存器电路模块组还包括缓冲器，所述缓冲器包括缓冲输入端和缓冲输出端，所述缓冲输入端与所述地址译码器连接以获取所述译码信号，所述缓冲输出端与所述寄存器电路模块的功能使能控制端连接以将所述译码信号传输至所述功能使能控制端。
[0016]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述寄存器电路模块组包括P个寄存器电路模块，所述集成电路芯片还包括至少P个或门，P为正整数，所述或门包括Q个第四输入端和第三输出端，Q等于N*M，所述Q个第四输入端分别与所述M个寄存器电路模块组中对应的寄存器电路模块组中对应的寄存器电路模块的N位寄存器单元中对应一个寄存器单元的与门的第一输出端连接，以使得所述或门的所述第三输出端输出寄存器数据。
[0017]例如，在本公开至少一实施例提供的一种集成电路芯片中，所述触发器还包括扫描输入端和扫描输出端，所述扫描输入端配置为接收扫描用的扫描输入信号，所述扫描输出端配置为输出与所述扫描输入信号对应的扫描输出信号。
[0018]本公开至少一实施例又提供一种集成电路芯片的操作方法，包括：提供寄存器电路模块，其中，所述寄存器电路模块包括寄存器单元和门控单元，所述寄存器单元包括触发器和与门，所述触发器包括时钟端、数据输入端、扫描使能端和数据输出端，所述时钟端配置为输入时钟信号，所述数据输入端配置为输入用于功能模式的功能数据信号，所述扫描使能端配置为输入用于扫描模式的扫描使能信号，所述数据输出端配置为输出与所述功能数据信号对应的输出信号，所述与门包括第一输入端、第二输入端和第一输出端，所述与门的所述第一输入端与所述触发器的所述数据输出端连接，所述门控单元包括或非门，所述或非门包括第三输入端和第二输出端，所述或非门的所述第三输入端配置为获取所述触发器的所述扫描使能信号，所述与门的所述第二输入端与所述或非门的所述第二输出端连接；设置所述触发器的所述扫描使能信号，使得所述寄存器电路模块处于所述功能模式或者所述扫描模式；向所述触发器的数据输入端输入功能数据信号，并提供所述触发器的所述时钟信号以使得所述集成电路芯片在所述功能模式下工作。
附图说明
[0019]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为本公开一些实施例提供的寄存器电路模块的结构示意图；
[0021]图2为本公开一些实施例提供的集成电路芯片的构成示意图；
[0022]图3为本公开一些实施例提供的集成电路芯片的结构示意图；
[0023]图4为本公开另一些实施例提供的集成电路芯片的结构示意图；
[0024]图5为本公开一些实施例提供的集成电路芯片的操作方法的流程图。
具体实施方式
[0025]下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种寄存器电路模块，包括：寄存器单元，包括触发器和与门，其中，所述触发器包括时钟端、数据输入端、扫描使能端和数据输出端，所述时钟端配置为输入时钟信号，所述数据输入端配置为输入功能数据信号，所述扫描使能端配置为输入扫描使能信号，所述数据输出端配置为输出与所述功能数据信号对应的输出信号，所述与门包括第一输入端、第二输入端和第一输出端，所述与门的所述第一输入端与所述触发器的所述数据输出端连接；门控单元，包括或非门，其中，所述或非门包括第三输入端和第二输出端，所述或非门的所述第三输入端配置为获取所述触发器的所述扫描使能信号，所述与门的所述第二输入端与所述或非门的所述第二输出端连接。2.如权利要求1所述的寄存器电路模块，其中，所述寄存器单元为N位寄存器单元，N为大于或等于2的整数；所述N位寄存器单元中的每个寄存器单元的与门的第二输入端分别与所述或非门的所述第二输出端连接。3.如权利要求2所述的寄存器电路模块，其中，所述N位寄存器单元中的每个寄存器单元的触发器的时钟端共享一个所述时钟信号，和/或，所述N位寄存器单元中的每个寄存器单元的触发器的扫描使能端共享一个所述扫描使能信号。4.如权利要求1所述的寄存器电路模块，还包括功能使能控制端，其中，所述功能使能控制端配置为提供功能使能控制信号，以指示所述触发器在功能模式下输出所述输出信号。5.如权利要求1～4中任一项所述的寄存器电路模块，其中，所述触发器、所述与门和所述门控单元中的至少两个配置为集成于一个电路。6.一种集成电路芯片，包括至少一个寄存器电路模块组，其中，所述寄存器电路模块组包括至少一个如权利要求1～5中任一项所述的寄存器电路模块。7.如权利要求6所述的集成电路芯片，其中，所述集成电路芯片包括两个以上所述寄存器电路模块，所述两个以上所述寄存器电路模块中的彼此交互的两个寄存器电路模块的触发器的时钟信号对应的时钟源不同。8.如权利要求7所述的集成电路芯片，还包括延迟同步器，其中，所述延迟同步器配置为对所述彼此交互的两个寄存器电路模块中的至少一个进行延时配置，以使得所述两个寄存器电路模块同步。9.如权利要求6所述的集成电路芯片，其中，所述寄存器电路模块还包括功能使能控制端，所述功能使能控制端配置为提供功能使能控制信号，以指示所述触发器在功能模式下输出所述输出信号。10.如权利要求9所述的集成电路芯片，还包括地址译码器，其中，所述地址译码器配置为获取与所述寄存器电路模块组对应的地址信号并且通过对所述地址信号进行译码以输出对应的译码信号至所述寄存器电路模块组中...

【专利技术属性】
技术研发人员：王毓千，黄维，梁洪昌，晋大师，李文磊，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：