层叠型电子部件制造技术

本发明专利技术提供层叠型电子部件。电子部件包括：层叠体；和绕与层叠方向正交的轴线卷绕的电感器。电感器包括第一导体层部和两个通孔列。第一导体层部包括在层叠方向上配置在彼此不同的位置且并联连接的两个导体层。第一导体层的面积大于第二导体层的面积。层的面积大于第二导体层的面积。层的面积大于第二导体层的面积。

【技术实现步骤摘要】
层叠型电子部件


[0001]本专利技术涉及包括电感器的层叠型电子部件。

技术介绍

[0002]在小型移动体通信设备中，广泛使用如下结构：设置在系统和使用频带不同的多个应用(application)中共同使用的天线，将该天线发送接收的多个信号使用分波器进行分离。
[0003]通常，将第一频带内的频率的第一信号和比第一频带高的第二频带内的频率的第二信号分离的分波器包括：公共端口；第一信号端口；第二信号端口；设置在从公共端口到第一信号端口的第一信号路径上的第一滤波器；和设置在从公共端口到第二信号端口的第二信号路径上的第二滤波器。作为第一滤波器和第二滤波器，例如可以采用使用电感器和电容器构成的LC谐振器。
[0004]作为分波器，已知有如中国专利申请公开第107408932A号说明书中公开的那样，使用包括层叠的多个电介质层的层叠体的分波器。另外，作为LC谐振器中使用的电感器，已知有如中国专利申请公开第107408932A号说明书、中国专利申请公开第103684326A号说明书中公开的那样，在电感器导体层的两端分别连接有过孔(via hole)导体的电感器。在中国专利申请公开第107408932A号说明书、中国专利申请公开第103684326A号说明书中，具有相同的平面形状的多个电感器导体层层叠。
[0005]构成分波器的层叠体例如可以以如下方式形成。首先，制作在后面将会成为多个电介质层的多个陶瓷生片。在各陶瓷生片上形成有在后面将会成为多个导体层的多个烧制前导体层和在后面将会成为多个通孔(through hole)的多个烧制前通孔。接着，将多个陶瓷生片层叠，制作生片层叠体。接着，将该生片层叠体切断，制作烧制前层叠体。接着，通过低温同时烧制工序对该烧制前层叠体中的陶瓷和导体进行烧制，使层叠体完成。
[0006]在如中国专利申请公开第107408932A号说明书、中国专利申请公开第103684326A号说明书中公开的电感器那样，具有相同的平面形状的多个电感器用导体层层叠的情况下，当因陶瓷生片的偏移等而导致多个电感器用导体层偏移时，电感器的特性会发生变化。
[0007]上述的问题并不限于分波器，所有包括电感器的层叠型电子部件均存在上述的问题。

技术实现思路

[0008]本专利技术的目的在于，提供包括能够抑制特性变动的电感器的层叠型电子部件。
[0009]本专利技术的层叠型电子部件包括：层叠体，其包括层叠的多个电介质层；和与层叠体一体化的至少一个电感器，其绕与多个电介质层的层叠方向正交的轴线卷绕。至少一个电感器包括：第一通孔列；第二通孔列；以及将第一通孔列的一端和第二通孔列的一端连接的第一导体层部。第一通孔列和第二通孔列各自由两个以上的通孔串联连接而构成。第一导体层部包括在层叠方向上配置在彼此不同的位置且并联连接的第一导体层和第二导体层。
第一导体层的面积大于第二导体层的面积。
[0010]在本专利技术的层叠型电子部件中，可以是，在从与层叠方向平行的一个方向看时，第二导体层配置在第一导体层的外缘的内侧。另外，可以是，从与层叠方向平行的一个方向看时的第二导体层的形状，与从与层叠方向平行的一个方向看时的第一导体层的形状为相似形。另外，可以是，第一导体层配置在第二导体层与轴线之间。
[0011]另外，在本专利技术的层叠型电子部件中，可以是，第一导体层和第二导体层各自包括：在与层叠方向正交的第一方向上延伸的第一部分；和在与层叠方向正交的第二方向上延伸的第二部分。或者，可以是，第一导体层和第二导体层各自在与层叠方向正交的一个方向上延伸。
[0012]另外，在本专利技术的层叠型电子部件中，可以是，至少一个电感器包括多个电感器。在该情况下，可以是，多个电感器中的至少一个电感器中包含的第一导体层和第二导体层各自包括：在与层叠方向正交的第一方向上延伸的第一部分；和在与层叠方向正交的第二方向上延伸的第二部分。可以是，多个电感器中的其它的至少一个电感器中包含的第一导体层和第二导体层各自在与层叠方向正交的一个方向上延伸。
[0013]另外，在本专利技术的层叠型电子部件中，可以是，至少一个电感器还包括与第二通孔列的另一端连接的第二导体层部。可以是，第二导体层部包括在层叠方向上层叠的第三导体层和第四导体层。可以是，第四导体层的面积大于第三导体层的面积。可以是，第四导体层配置在第三导体层与轴线之间。
[0014]在本专利技术的层叠型电子部件中，至少一个电感器的第一导体层部包括在层叠方向上配置在彼此不同的位置且并联连接的第一导体层和第二导体层。第一导体层的面积大于第二导体层的面积。由此，根据本专利技术，能够抑制电感器的特性的变动。
[0015]本专利技术的其它目的、特征和优点，通过下面的说明将会变得充分明确。
附图说明
[0016]图1是表示本专利技术一个实施方式的层叠型电子部件的电路结构的电路图。
[0017]图2是表示本专利技术一个实施方式的层叠型电子部件的电路结构的电路图。
[0018]图3是表示本专利技术一个实施方式的层叠型电子部件的外观的立体图。
[0019]图4A～图4C是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第1层～第3层的电介质层的图案形成面的说明图。
[0020]图5A～图5C是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第4层～第6层的电介质层的图案形成面的说明图。
[0021]图6A～图6C是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第7层～第9层的电介质层的图案形成面的说明图。
[0022]图7A～图7C是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第10层～第12层的电介质层的图案形成面的说明图。
[0023]图8A是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第13层的电介质层的图案形成面的说明图。
[0024]图8B是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第14层～第21层的电介质层的图案形成面的说明图。
[0025]图8C是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第22层的电介质层的图案形成面的说明图。
[0026]图9A和图9B是表示本专利技术一个实施方式的层叠型电子部件的层叠体中的第23层和第24层的电介质层的图案形成面的说明图。
[0027]图10是表示本专利技术一个实施方式的层叠型电子部件的层叠体的内部的立体图。
[0028]图11是表示本专利技术一个实施方式的层叠型电子部件的层叠体的内部的立体图。
[0029]图12是表示图10和图11所示的层叠体的内部的一部分的侧视图。
[0030]图13是表示图10和图11所示的层叠体的内部的一部分的侧视图。
[0031]图14是表示图10和图11所示的层叠体的内部的一部分的侧视图。
[0032]图15是表示图10和图11所示的层叠体的内部的一部分的侧视图。
[0033]图16是表示图10和图11所示的层叠体的内部的一部分的俯视图。
[0034]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种层叠型电子部件，其特征在于，包括：层叠体，其包括层叠的多个电介质层；和与所述层叠体一体化的至少一个电感器，其绕与所述多个电介质层的层叠方向正交的轴线卷绕，所述至少一个电感器包括：第一通孔列；第二通孔列；以及将所述第一通孔列的一端和所述第二通孔列的一端连接的第一导体层部，所述第一通孔列和所述第二通孔列各自由两个以上的通孔串联连接而构成，所述第一导体层部包括在所述层叠方向上配置在彼此不同的位置且并联连接的第一导体层和第二导体层，所述第一导体层的面积大于所述第二导体层的面积。2.根据权利要求1所述的层叠型电子部件，其特征在于：在从与所述层叠方向平行的一个方向看时，所述第二导体层配置在所述第一导体层的外缘的内侧。3.根据权利要求1所述的层叠型电子部件，其特征在于：从与所述层叠方向平行的一个方向看时的所述第二导体层的形状，与从与所述层叠方向平行的一个方向看时的所述第一导体层的形状为相似形。4.根据权利要求1所述的层叠型电子部件，其特征在于：所述第一导体层配置在所述第二导体层与所述轴线之间。5.根据权利要求1所述的层叠型电子部件，其特征在于：所述第一导体层和所述第二导体层各自包括：在与所...

【专利技术属性】
技术研发人员：佐藤拓也，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：