半导体封装制造技术

一种半导体封装，包括：基础重分布层；第一半导体芯片，在所述基础重分布层上；至少两个芯片堆叠，在所述第一半导体芯片上堆叠并且均包括多个第二半导体芯片；第一模制层，覆盖所述第一半导体芯片的上表面并且围绕所述至少两个芯片堆叠；第三半导体芯片，在所述基础重分布层和所述第一半导体芯片之间；多个连接柱，在所述基础重分布层和所述第一半导体芯片之间，多个连接柱在水平方向上与所述第三半导体芯片间隔开；以及第二模制层，在所述基础重分布层和所述第一半导体芯片之间围绕所述第三半导体芯片和所述多个连接柱。三半导体芯片和所述多个连接柱。三半导体芯片和所述多个连接柱。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请基于2021年9月13日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0122080并且要求其优先权，其公开内容通过引用整体并入本文。


[0003]本公开涉及半导体封装，更具体地，涉及同时包括多个半导体芯片的半导体封装。

技术介绍

[0004]随着电子工业和用户需求的快速发展，电子器件的尺寸和重量已经不断地减小，因此作为电子器件的核心组件的半导体器件需要包括各种功能。然而，半导体器件的高集成度已经达到了极限。因此，已经开发了包括不同类型的半导体芯片的半导体封装以包括各种功能。
[0005]此外，因为对更高容量的半导体器件的需求增加，已经开发了堆叠相同类型的半导体芯片的多层半导体封装。

技术实现思路

[0006]一个或多个示例实施例提供了一种包括紧凑且保证操作可靠性的多个半导体芯片的半导体封装。
[0007]根据示例实施例的一个方面，一种半导体封装包括：基础重分布层；多个封装连接构件，附着到基础重分布层的下表面；第一半导体芯片，设置在基础重分布层上；至少两个芯片堆叠，在第一半导体芯片上沿竖直方向堆叠，至少两个芯片堆叠中的每个芯片堆叠包括电连接到第一半导体芯片的多个第二半导体芯片；第一模制层，覆盖第一半导体芯片的上表面并且围绕至少两个芯片堆叠；第三半导体芯片，设置在基础重分布层和第一半导体芯片之间，并且在竖直方向上与至少两个芯片堆叠中的每个芯片堆叠的至少一部分重叠；多个连接柱，设置在基础重分布层和第一半导体芯片之间，多个连接柱被配置为将基础重分布层电连接到第一半导体芯片并且在水平方向上与第三半导体芯片间隔开；以及第二模制层，在基础重分布层和第一半导体芯片之间围绕第三半导体芯片和多个连接柱。
[0008]根据示例实施例的一个方面，一种半导体封装包括：基础重分布层；多个封装连接构件，附着到基础重分布层的下表面；连接重分布层，设置在基础重分布层上；主半导体芯片，包括图形处理单元(GPU)，并且设置在基础重分布层和连接重分布层之间；多个连接柱，设置在基础重分布层和连接重分布层之间，以将基础重分布层电连接到连接重分布层，多个连接柱在水平方向上与主半导体芯片间隔开；至少一个芯片堆叠，电连接到连接重分布层且附着到连接重分布层，以使至少一个芯片堆叠的至少一部分在竖直方向上与主半导体芯片重叠，至少一个芯片堆叠包括多个子半导体芯片；第一模制层，覆盖连接重分布层的上表面并且围绕多个子半导体芯片中的至少一些子半导体芯片；以及第二模制层，被配置为填充基础重分布层和连接重分布层之间的空间并且围绕多个连接柱。
[0009]根据示例实施例的一个方面，一种半导体封装包括：基础重分布层；多个封装连接构件，附着到基础重分布层的下表面；连接重分布层，设置在基础重分布层上；第一半导体芯片，附着到连接重分布层上并且具有第一有源表面；至少两个芯片堆叠，至少两个芯片堆叠中的每个芯片堆叠包括：多个第二半导体芯片，具有面对第一有源表面的第二有源表面并且在第一半导体芯片上沿竖直方向堆叠，至少两个芯片堆叠在水平方向上彼此间隔开；第一模制层，被配置为覆盖第一半导体芯片的上表面并且围绕至少两个芯片堆叠；第三半导体芯片，设置在基础重分布层和连接重分布层之间，并且在竖直方向上与至少两个芯片堆叠中的每个芯片堆叠的至少一部分重叠；多个连接柱，在基础重分布层和连接重分布层之间在水平方向上彼此间隔开设置，多个连接柱被配置为将基础重分布层电连接到连接重分布层；以及第二模制层，在基础重分布层和连接重分布层之间围绕第三半导体芯片和多个连接柱，其中，第一模制层、第一半导体芯片、连接重分布层、第二模制层和基础重分布层的对应的侧表面在竖直方向上彼此对齐，其中，第一半导体芯片和多个第二半导体芯片构成高宽带存储器(HBM)，并且其中，第三半导体芯片包括图形处理单元(GPU)芯片。
附图说明
[0010]根据结合附图给出的以下具体描述，将更清楚地理解本公开的某些示例实施例的以上和其他方面，在附图中：
[0011]图1A和图1B分别是根据示例实施例的半导体封装的截面图和平面布局图；
[0012]图2A至图2I是示出制造根据示例实施例的半导体封装的方法的截面图；
[0013]图3是根据示例实施例的半导体封装的截面图；
[0014]图4是根据示例实施例的半导体封装的截面图；
[0015]图5A至图5D是示出制造根据示例实施例的半导体封装的方法的截面图；
[0016]图6是根据示例实施例的半导体封装的截面图；
[0017]图7是根据示例实施例的半导体封装的截面图；
[0018]图8A至图8H是示出制造根据示例实施例的半导体封装的方法的截面图；
[0019]图9是根据示例实施例的半导体封装的截面图；
[0020]图10是根据示例实施例的半导体封装的截面图；以及
[0021]图11是根据示例实施例的半导体封装的截面图。
具体实施方式
[0022]图1A和图1B是根据示例实施例的半导体封装1的截面图和平面布局图。
[0023]同时参考图1A和图1B，半导体封装1可以包括：基础重分布层500；第一半导体芯片100，设置在基础重分布层500上；多个第二半导体芯片200，在第一半导体芯片100上堆叠；以及第三半导体芯片400，设置在基础重分布层500和第一半导体芯片100之间。在一些实施例中，连接重分布层300可以位于第三半导体芯片400和第一半导体芯片100之间。
[0024]在一些实施例中，半导体封装1可以包括：至少两个芯片堆叠200ST，设置在基础重分布层500上并且在水平方向上彼此间隔开。至少两个芯片堆叠200ST中的每一个可以包括在竖直方向上堆叠的第二半导体芯片200。在一些实施例中，半导体封装1可以包括多个双芯片堆叠200ST。例如，半导体封装1可以包括双芯片堆叠200ST、四芯片堆叠200ST或八芯片
堆叠200ST。
[0025]第二半导体芯片200可以在第一半导体芯片100上顺序地堆叠，以使第一半导体芯片100的第一有源表面110F面对每个第二半导体芯片200的第二有源表面210F。第一半导体芯片100的第一布线层120可以面对每个第二半导体芯片200的第二布线层220。
[0026]第三半导体芯片400可以被称为主半导体芯片，而第一半导体芯片100和在第一半导体芯片100上堆叠的第二半导体芯片200可以一起被称为多个子半导体芯片。
[0027]第一半导体芯片100包括第一衬底110、第一布线层120和多个第一贯通电极130。可以在第一半导体芯片100的上表面上设置多个第一前芯片焊盘142。
[0028]第二半导体芯片200包括第二衬底210、第二布线层220和多个第二贯通电极230。可以在第二半导体芯片200的下表面上设置多个第二前芯片焊盘242，并且可以在第二半导体芯片200的上表面上设置多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：基础重分布层；多个封装连接构件，附着到所述基础重分布层的下表面；第一半导体芯片，设置在所述基础重分布层上；至少两个芯片堆叠，在所述第一半导体芯片上沿竖直方向堆叠，所述至少两个芯片堆叠中的每个芯片堆叠包括电连接到所述第一半导体芯片的多个第二半导体芯片；第一模制层，覆盖所述第一半导体芯片的上表面并且围绕所述至少两个芯片堆叠；第三半导体芯片，设置在所述基础重分布层和所述第一半导体芯片之间，并且在所述竖直方向上与所述至少两个芯片堆叠中的每个芯片堆叠的至少一部分重叠；多个连接柱，设置在所述基础重分布层和所述第一半导体芯片之间，所述多个连接柱被配置为将所述基础重分布层电连接到所述第一半导体芯片并且在水平方向上与所述第三半导体芯片问隔开；以及第二模制层，在所述基础重分布层和所述第一半导体芯片之间围绕所述第三半导体芯片和所述多个连接柱。2.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片的有源表面面对所述多个第二半导体芯片的有源表面。3.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片的水平宽度和水平面积等于所述第一模制层、所述第二模制层和所述基础重分布层中的每一个的水平宽度和水平面积。4.根据权利要求1所述的半导体封装，还包括：连接重分布层，设置在所述第一半导体芯片和所述第二模制层之间，其中，所述第三半导体芯片的有源表面面对所述连接重分布层。5.根据权利要求4所述的半导体封装，其中，所述第三半导体芯片的无源表面接触所述基础重分布层的上表面。6.根据权利要求4所述的半导体封装，其中，所述第三半导体芯片的无源表面、所述多个连接柱的下表面和所述第二模制层的下表面在相同的竖直高度处以彼此共面。7.根据权利要求1所述的半导体封装，其中，所述第三半导体芯片的有源表面面对所述基础重分布层。8.根据权利要求6所述的半导体封装，其中，所述第三半导体芯片包括：管芯粘合膜，附着到所述第三半导体芯片的无源表面并且附着到所述连接重分布层的下表面。9.根据权利要求7所述的半导体封装，其中，所述第三半导体芯片通过所述第三半导体芯片的下表面和所述基础重分布层之间的多个芯片连接构件电连接到所述基础重分布层，并且其中，所述多个芯片连接构件的下表面、所述多个连接柱的下表面和所述第二模制层的下表面被设置在相同的竖直高度处以彼此共面。10.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片和所述多个第二半导体芯片构成高宽带存储器HBM，并且其中，所述第三半导体芯片包括图形处理单元GPU芯片。11.根据权利要求5所述的半导体封装，其中，所述至少两个芯片堆叠中的每个芯片堆
叠包括在所述竖直方向上堆叠的n个第二半导体芯片，其中n是2的倍数，并且其中，所述第三半导体芯片的厚度小于所述第一半导体芯片和所述至少两个芯片堆叠的总厚度的1/n。12.一种半导体封装，包括：基础重分布层；多个封装连接构件，附着到所述基础重分布层的下表面；连接重分布层，设置在所述基础重分布层上；主半导体芯片，包括图形处理单元GPU，并且设置在所述基础重分布层和所述连接重分布层之间；多个连接柱，设置在所述基础重分布层和所述连接重分布层之间，以将所述基础重分布层电连接到所述连接重分布层，所述多个连接柱在水平方向上与所述主半导体芯片间隔开；至少一个芯片堆叠，电连接到所述连接重分布层且附着到所述连接重分布层，以使所述至少一个芯片堆叠的至少一部分在...

【专利技术属性】
技术研发人员：高荣范，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：