半导体结构、存储器及裂纹测试方法技术

本公开实施例提供一种半导体结构、存储器及裂纹测试方法，所述半导体结构包括：穿硅通孔，贯穿基底；保护结构，包括：导电的第一测试环和导电的第二测试环，均围绕所述穿硅通孔设置，且与所述穿硅通孔电绝缘；第一介质层，位于所述第一测试环和所述第二测试环之间，用于电隔离所述第一测试环和所述第二测试环；第一连接层，位于所述第一介质层内，电连接所述第一测试环和所述第二测试环。测试环和所述第二测试环。测试环和所述第二测试环。

【技术实现步骤摘要】
半导体结构、存储器及裂纹测试方法


[0001]本公开涉及半导体
，涉及但不限于一种半导体结构、存储器及裂纹测试方法。

技术介绍

[0002]随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于穿硅通孔(Through Silicon Via，TSV)技术的垂直互连叠层封装方式，以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。
[0003]由于穿硅通孔贯穿整个晶圆，因此，穿硅通孔会对设置在该晶圆上、且位于该穿硅通孔附近的结构造成影响，可能会降低形成的器件性能。并且，目前并没有能有效测试穿硅通孔对附近的结构造成影响的方式。

技术实现思路

[0004]有鉴于此，本公开实施例提供一种半导体结构、存储器及裂纹测试方法。
[0005]根据本公开实施例的第一方面，提供一种半导体结构，包括：
[0006]穿硅通孔，贯穿基底；
[0007]保护结构，包括：
[0008]导电的第一测试环和导电的第二测试环，均围绕所述穿硅通孔设置，且与所述穿硅通孔电绝缘；
[0009]第一介质层，位于所述第一测试环和所述第二测试环之间，用于电隔离所述第一测试环和所述第二测试环；
[0010]第一连接层，位于所述第一介质层内，电连接所述第一测试环和所述第二测试环。
[0011]在一些实施例中，所述保护结构还包括：
[0012]导电的第三测试环，垂直贯穿所述基底，围绕所述穿硅通孔设置，且位于所述第二测试环和所述穿硅通孔之间，所述第三测试环的端部包括第三触点；
[0013]第二连接层，位于所述第二测试环和所述第三测试环之间，电连接所述第二测试环和所述第三测试环；其中，在垂直于所述基底的方向上，所述第二连接层位于所述第三触点与所述第一连接层之间。
[0014]在一些实施例中，所述保护结构包括N个所述第三测试环和N个所述第二连接层；其中，第1个所述第三测试环至第(N
‑
1)个所述第三测试环，位于所述第二测试环与第N个所述第三测试环之间，N为大于1的正整数；
[0015]第1个所述第二连接层，电连接所述第二测试环和第1个第三测试环；
[0016]第K个所述第二连接层，电连接第K个所述第三测试环和第(K+1)个所述第三测试环；其中，K为小于N的正整数。
[0017]在一些实施例中，所述第一连接层，电连接所述第一测试环、所述第二测试环和所
述第三测试环。
[0018]在一些实施例中，在平行于所述基底所在平面的方向，
[0019]所述第一测试环的截面形状包括：正多边形或者圆环形；
[0020]所述第二测试环的截面形状包括：正多边形或者圆环形；其中，所述第一测试环的截面形状对称中心与所述第二测试环的截面形状对称中心重合；
[0021]所述穿硅通孔的截面中心覆盖所述第一测试环截面形状的对称中心。
[0022]根据本公开实施例的第二方面，提供一种存储器，包括：
[0023]如本公开实施例第一方面任一项所述的半导体结构；其中，所述基底包括衬底和覆盖所述衬底的绝缘层；
[0024]存储元件，设置于所述绝缘层中。
[0025]在一些实施例中，所述存储器还包括：
[0026]导电的互连结构，与所述存储元件电连接；
[0027]其中，所述互连结构与所述保护结构同时形成。
[0028]在一些实施例中，所述存储器还包括：
[0029]晶体管，位于所述衬底表面；
[0030]所述保护结构的一端与所述晶体管的栅极电连接，所述保护结构的另一端用于接收外部电信号。
[0031]在一些实施例中，所述保护结构的另一端接地。
[0032]在一些实施例中，所述衬底包括：
[0033]切割道，位于相邻的两个存储芯片区域之间；
[0034]多个所述半导体结构，等间距设置在所述切割道内。
[0035]根据本公开实施例的第三方面，提供一种裂纹测试方法，应用于测试如本公开实施例第一方面任一项所述的半导体结构，所述裂纹测试方法包括：
[0036]提供所述半导体结构；
[0037]向所述第一测试环端部的第一触点和所述第二测试环端部的第二触点提供第一电信号，确定所述保护结构中与所述第一触点及所述第二触点电连接的第一路径的第一电学参数；
[0038]当所述第一电学参数指示所述第一路径导通时，确定所述穿硅通孔没有出现裂纹；
[0039]当所述第一电学参数指示所述第一路径未导通时，确定所述穿硅通孔出现裂纹。
[0040]在一些实施例中，所述保护结构还包括导电的第三测试环和第二连接层，所述第二连接层电连接所述第二测试环和所述第三测试环；
[0041]所述裂纹测试方法还包括：
[0042]向所述第二触点和所述第三测试环端部的第三触点提供第二电信号，确定所述保护结构中与所述第二触点及所述第三触点电连接的第二路径的第二电学参数；
[0043]当所述第一电学参数指示所述第一路径导通，且所述第二电学参数指示所述第二路径导通时，确定所述穿硅通孔没有出现裂纹；
[0044]当所述第一电学参数指示所述第一路径未导通时，确定所述穿硅通孔在相对靠近所述第一连接层的第一区域出现裂纹；
[0045]当所述第二电学参数指示所述第二路径未导通时，确定所述穿硅通孔在相对靠近所述第二连接层的第二区域出现裂纹。
[0046]在一些实施例中，所述保护结构还包括导电的第三测试环和第二连接层，所述第一连接层电连接所述第一测试环、所述第二测试环以及所述第三测试环；
[0047]所述裂纹测试方法还包括：
[0048]向所述第二触点和所述第三测试环端部的第三触点提供第二电信号，确定所述保护结构中与所述第二触点及所述第三触点电连接的第二路径的第二电学参数；
[0049]当所述第一电学参数指示所述第一路径导通，且所述第二电学参数指示所述第二路径导通时，确定所述穿硅通孔没有出现裂纹；
[0050]当所述第一电学参数指示所述第一路径未导通，且所述第二电学参数指示所述第二路径导通时，确定所述穿硅通孔靠近所述第一测试环和所述第二测试环之间的第一连接层的区域出现裂纹；
[0051]当所述第一电学参数指示所述第一路径导通，且所述第二电学参数指示所述第二路径未导通时，确定所述穿硅通孔靠近所述第一测试环和所述第二测试环之间的第一连接层的区域出现裂纹。
[0052]在一些实施例中，所述第一电学参数和所述第二电学参数包括以下至少之一：电阻；电流；电压差。
[0053]本公开实施例提供的半导体结构，通过设置围绕穿硅通孔的保护结构，保护结构能够起到对穿硅通孔局部进行应力释放的作用。而且，保护结构还能起到隔绝应力的作用，具体地，保护结构能够隔绝穿硅通孔与保护结构外围的结构之间的应力传递，减少穿硅通孔与外围的结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：穿硅通孔，贯穿基底；保护结构，包括：导电的第一测试环和导电的第二测试环，均围绕所述穿硅通孔设置，且与所述穿硅通孔电绝缘；第一介质层，位于所述第一测试环和所述第二测试环之间，用于电隔离所述第一测试环和所述第二测试环；第一连接层，位于所述第一介质层内，电连接所述第一测试环和所述第二测试环。2.根据权利要求1所述的半导体结构，其特征在于，所述保护结构还包括：导电的第三测试环，垂直贯穿所述基底，围绕所述穿硅通孔设置，且位于所述第二测试环和所述穿硅通孔之间，所述第三测试环的端部包括第三触点；第二连接层，位于所述第二测试环和所述第三测试环之间，电连接所述第二测试环和所述第三测试环；其中，在垂直于所述基底的方向上，所述第二连接层位于所述第三触点与所述第一连接层之间。3.根据权利要求2所述的半导体结构，其特征在于，所述保护结构包括N个所述第三测试环和N个所述第二连接层；其中，第1个所述第三测试环至第(N
‑
1)个所述第三测试环，位于所述第二测试环与第N个所述第三测试环之间，N为大于1的正整数；第1个所述第二连接层，电连接所述第二测试环和第1个第三测试环；第K个所述第二连接层，电连接第K个所述第三测试环和第(K+1)个所述第三测试环；其中，K为小于N的正整数。4.根据权利要求2所述的半导体结构，其特征在于，所述第一连接层，电连接所述第一测试环、所述第二测试环和所述第三测试环。5.根据权利要求1所述的半导体结构，其特征在于，在平行于所述基底所在平面的方向，所述第一测试环的截面形状包括：正多边形或者圆环形；所述第二测试环的截面形状包括：正多边形或者圆环形；其中，所述第一测试环的截面形状对称中心与所述第二测试环的截面形状对称中心重合；所述穿硅通孔的截面中心覆盖所述第一测试环截面形状的对称中心。6.一种存储器，其特征在于，包括：如权利要求1至5任一项所述的半导体结构；其中，所述基底包括衬底和覆盖所述衬底的绝缘层；存储元件，设置于所述绝缘层中。7.根据权利要求6所述的存储器，其特征在于，所述存储器还包括：导电的互连结构，与所述存储元件电连接；其中，所述互连结构与所述保护结构同时形成。8.根据权利要求7所述的存储器，其特征在于，所述存储器还包括：晶体管，位于所述衬底表面；所述保护结构的一端与所述晶体管的栅极电连接，所述保护结构的另一端用于接收外
部电信号。9.根据权利要求8所述的存储器，其特征在于，所述保护结构的另一端接地。10.根据权...

【专利技术属性】
技术研发人员：吴双双，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：