具有片内终结电路的非易失性存储器和包括其的存储器件制造技术

非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。ODT电路在控制引脚上执行ODT。ODT电路在控制引脚上执行ODT。

【技术实现步骤摘要】
具有片内终结电路的非易失性存储器和包括其的存储器件
[0001]本申请是申请日为2018年5月16日、申请号为201810466576.5、专利技术名称为“具有片内终结电路的非易失性存储器和包括其的存储器件”的中国专利技术专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请要求于2017年5月16日在美国知识产权局提交的美国专利申请第62/506,641号以及于2017年9月20日在韩国知识产权局提交的韩国专利申请第10
‑
2017
‑
0121313号的权益，其公开内容通过引用整体并入本文。


[0004]本专利技术构思涉及一种存储器器件，并且更具体地涉及包括片内终结(在下文中称为“ODT”)电路的非易失性存储器，包括该非易失性存储器的存储器件以及操作该存储器件的方法。

技术介绍

[0005]存储器件可以包括非易失性存储器和被配置为控制非易失性存储器的控制器。非易失性存储器和控制器之间的通信可以在比包括诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)之类的高速存储器的存储器系统中执行的通信相对更低的操作频率下执行。因此，非易失性存储器和控制器之间的信号质量(例如，信号完整性)不是存储器件整体性能的关键因素。然而，近来，存储器件的高速操作成为必需，为了提高包括存储器器件的计算系统或移动通信系统的整体性能，信号完整性已经成为存储器件的更重要的因素。

技术实现思路

[0006]根据本专利技术构思的示例性实施例，提供了一种非易失性存储器(NVM)器件。NVM器件包括数据引脚、控制引脚、片内终结(on
‑
die termination,ODT)引脚以及共同连接到数据引脚和控制引脚的多个NVM存储器芯片。NVM芯片中的第一NVM芯片包括ODT电路。第一NVM芯片基于通过控制引脚接收的控制信号和通过ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在ODT写入模式期间使用ODT电路对数据引脚执行ODT，并在ODT读取模式期间使用ODT电路对控制引脚执行ODT。
[0007]根据本专利技术构思的示例性实施例，提供了一种非易失性存储器(NVM)器件。该NVM器件包括数据引脚、控制引脚、第一片内终结(ODT)引脚、第二ODT引脚以及共同连接到数据引脚和控制引脚的多个NVM存储器芯片。NVM芯片中的第一NVM芯片包括ODT电路。第一NVM芯片基于通过第一ODT引脚接收的第一ODT信号和通过第二ODT引脚接收的第二ODT信号来确定ODT写入模式和ODT读取模式中的一个，在ODT写入模式期间使用ODT电路对数据引脚执行ODT，并在ODT读取模式期间使用ODT电路对控制引脚执行ODT。
[0008]根据本专利技术构思的示例性实施例，提供了一种非易失性存储器(NVM)装置。NVM器件包括数据引脚、第一控制引脚、第二控制引脚以及共同连接到数据引脚和第一控制引脚
的多个NVM存储器芯片。第一NVM芯片基于通过第一控制引脚接收的第一控制信号和通过第二控制引脚接收的第二控制信号来确定ODT写入模式和ODT读取模式中的一个，在ODT写入模式期间使用ODT电路来对数据引脚执行ODT，当第一控制信号为读取使能信号时，使用ODT电路在ODT读取模式期间对第一控制引脚执行ODT，并且当第一和第二控制信号指示是否将对数据引脚还是读取使能引脚执行ODT时，在ODT读取模式期间使用ODT电路来对NVM器件的读取使能引脚执行ODT。
[0009]根据本专利技术构思的示例性实施例，提供了一种存储系统，包括：非易失性存储器(NVM)设备，包括数据引脚、控制引脚、片内终结ODT引脚以及共同连接到所述数据引脚、所述控制引脚和所述ODT引脚的多个NVM芯片，其中所述NVM芯片中的第一NVM芯片包括ODT电路，其中，所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式之一，在ODT写入模式期间使用所述ODT电路来对所述数据引脚执行ODT，以及在ODT读取模式期间使用所述ODT电路来对所述控制引脚执行ODT，其中所述控制信号指示是否要执行读取操作和写入操作之一，以及其中所述多个NVM芯片共同接收所述ODT信号；以及控制器，被配置为在向所述NVM芯片中的第二NVM芯片输出读取或写入命令之后，向所述控制引脚输出所述控制信号，以及向所述ODT引脚输出所述ODT信号。
[0010]根据本专利技术构思的示例性实施例，提供了一种非易失性存储器NVM设备，包括：数据引脚；控制引脚；第一片内终结ODT引脚；第二ODT引脚；和多个NVM存储器芯片，共同连接到所述数据引脚和所述控制引脚，其中所述NVM芯片中的第一NVM芯片包括ODT电路，其中所述第一NVM芯片基于通过所述第一ODT引脚接收的第一ODT信号和通过所述第二ODT引脚接收的第二ODT信号来确定ODT写入模式和ODT读取模式之一，在ODT写入模式期间使用所述ODT电路来对所述数据引脚执行ODT，以及在ODT读取模式期间使用所述ODT电路来对所述控制引脚执行ODT，其中写入操作和读取操作之一基于施加到所述控制引脚的控制信号被使能，其中所述多个NVM芯片共同接收第一ODT信号和第二ODT信号，以及其中所述ODT电路用于当数据从所述NVM芯片中的第二NVM芯片被读取时执行ODT。
[0011]根据本专利技术构思的示例性实施例，提供了一种包括根据本专利技术构思的实施例的NVM设备的存储系统，还包括控制器，所述控制器被配置为在向第二NVM芯片输出读取或写入命令之后，向第一ODT输出第一ODT信号，以及向第二ODT引脚输出第二ODT信号。
[0012]根据本专利技术构思的示例性实施例，提供了一种非易失性存储器NVM设备，包括：数据引脚；第一控制引脚；第二控制引脚；和多个NVM存储器芯片，共同连接到所述数据引脚和第一控制引脚，其中所述NVM芯片中的第一NVM芯片包括ODT电路，其中所述第一NVM芯片基于通过所述第一控制引脚接收的第一控制信号和通过所述第二控制引脚接收的第二控制信号确定ODT写入模式和ODT读取模式之一，在所述ODT写入模式期间使用所述ODT电路对所述数据引脚执行ODT，当第一控制信号是读取使能信号时，在ODT读取模式期间使用ODT电路对第一控制引脚执行ODT，以及当第一和第二控制信号指示ODT是要对所述数据引脚还是所述NVM设备的读取使能引脚执行时，在ODT读取模式期间使用ODT电路对所述读取使能引脚执行ODT，其中写入操作和读取操作之一基于施加到所述读取使能引脚的读取使能信号被使能，并且其中第二控制引脚是ODT引脚。
[0013]根据本专利技术构思的示例性实施例，提供了一种执行读取操作的非易失性存储器
NVM设备，所述NVM设备包括：数据引脚，被配置为输出读取数据；控制引脚，被配置为在读取操作期间接收读取使能信号，所述读取使能信号包括前导码时段、切换时段和后同步码时段；片内终结ODT引脚，被配置为在读取操作期间接收第一ODT信号；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，包括：非易失性存储器(NVM)设备，包括数据引脚、控制引脚、片内终结ODT引脚以及共同连接到所述数据引脚、所述控制引脚和所述ODT引脚的多个NVM芯片，其中所述NVM芯片中的第一NVM芯片包括ODT电路，其中，所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式之一，在ODT写入模式期间使用所述ODT电路来对所述数据引脚执行ODT，以及在ODT读取模式期间使用所述ODT电路来对所述控制引脚执行ODT，其中所述控制信号指示是否要执行读取操作和写入操作之一，以及其中所述多个NVM芯片共同接收所述ODT信号；以及控制器，被配置为在向所述NVM芯片中的第二NVM芯片输出读取或写入命令之后，向所述控制引脚输出所述控制信号，以及向所述ODT引脚输出所述ODT信号。2.一种非易失性存储器NVM设备，包括：数据引脚；控制引脚；第一片内终结ODT引脚；第二ODT引脚；和多个NVM存储器芯片，共同连接到所述数据引脚和所述控制引脚，其中所述NVM芯片中的第一NVM芯片包括ODT电路，其中所述第一NVM芯片基于通过所述第一ODT引脚接收的第一ODT信号和通过所述第二ODT引脚接收的第二ODT信号来确定ODT写入模式和ODT读取模式之一，在ODT写入模式期间使用所述ODT电路来对所述数据引脚执行ODT，以及在ODT读取模式期间使用所述ODT电路来对所述控制引脚执行ODT，其中写入操作和读取操作之一基于施加到所述控制引脚的控制信号被使能，其中所述多个NVM芯片共同接收第一ODT信号和第二ODT信号，以及其中所述ODT电路用于当数据从所述NVM芯片中的第二NVM芯片被读取时执行ODT。3.根据权利要求2所述的NVM设备，其中，所述ODT电路还用于当数据被写入第二非易失性存储器芯片时执行ODT。4.根据权利要求2所述的NVM设备，其中所述ODT电路还用于在第一非易失性存储器芯片被取消选择并且第二非易失性存储器芯片使用芯片使能信号被选择时执行ODT。5.根据权利要求2所述的NVM设备，其中所述NVM设备基于通过所述数据引脚接收的阻抗信号来修改所述ODT电路的阻抗。6.根据权利要求2所述的NVM设备，其中所述NVM设备响应于接收到的ODT设置命令，将两个引脚配置为作为第一和第二ODT引脚操作。7.一种包括权利要求2的NVM设备的存储系统，还包括控制器，所述控制器被配置为在向第二NVM芯片输出读取或写入命令之后，向第一ODT输出第一ODT信号，以及向第二ODT引脚输出第二ODT信号。8.一种非易失性存储器NVM设备，包括：数据引脚；
第一控制引脚；第二控制引脚；和多个NVM存储器芯片，共同连接到所述数据引脚和第一控制引脚，其中所述NVM芯片中的第一NVM芯片包括ODT电路，其中所述第一NVM芯片基于通过所述第一控制引脚接收的第一控制信号和通过所述第二控制引脚接收的第二控制信号确定ODT写入模式和ODT读取模式之一，在所述ODT写入模式期间使用所述ODT电路对所述数据引脚执行ODT，当第一控制信号是读取使能信号时，在ODT读取模式期间使用ODT电路对第一控制引脚执行ODT，...

【专利技术属性】
技术研发人员：金恩智，朴廷埈，任政燉，郑秉勋，崔荣暾，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：