用于差分功率分析和电磁分析的缓解的微架构特征制造技术

本公开涉及一种具有用于差分功率分析和电磁分析攻击的缓解的微架构特征的处理系统，该处理系统可包括存储器、处理器和缓解响应单元。该处理器可包括指令预测器，该指令预测器包括用于存储与相应指令块相关联的元数据的存储设备。该缓解响应单元耦接到该指令预测器以写入和读取与该相应指令块相关联的该元数据。该缓解响应单元被配置为基于对应于指令块的执行的电磁或功率特性以及与该指令块相关联的元数据来确定用于该指令块的缓解技术。联的元数据来确定用于该指令块的缓解技术。联的元数据来确定用于该指令块的缓解技术。

【技术实现步骤摘要】
【国外来华专利技术】用于差分功率分析和电磁分析的缓解的微架构特征

技术介绍

[0001]侧信道攻击(SCA)是指可用于损害智能卡或其它计算设备的安全性的一组攻击技术。SCA通常包括基于从密码系统的物理实现获得的信息(包括定时信息、功耗、电磁泄漏和声音)的攻击。
[0002]通过观察当向和从存储器(或在其他部件之间)传送位时发射的电磁辐射，可标识跨芯片上的线路传送的位的值。类似地，对手可使用功率分析并将功率使用与敏感数据相关。例如，差分功率分析(其是用于分析功耗的统计方法)可用于标识依赖于数据的相关性。对于差分功率分析，获得两组数据的多个踪迹，并且计算这些踪迹的平均值的差值。如果差值接近0，则认为这两组不相关。如果这两组是相关的，则差值将是非0数，并且给出足够的踪迹，甚至可看到微小的相关性，而不管系统中有多少噪声。

技术实现思路

[0003]微架构特征被提供以用于差分功率分析(DPA)和电磁(EM)分析攻击的缓解。描述了一种微架构特征，其可用稍后可用于调整DPA和EM缓解机制的信息来注释分支预测器状态。该特征使用预测建模来调整或扩散电路的功率和/或电磁(EM)特性。
[0004]具有用于差分功率分析和电磁分析的缓解的微架构特征的处理系统可至少包括存储器、处理器和缓解响应单元。所述处理器可包括指令预测器，所述指令预测器包括用于存储与相应指令块相关联的元数据的存储设备。所述缓解响应单元耦接到所述指令预测器以写入和读取与所述相应指令块相关联的所述元数据。所述缓解响应单元被配置为基于对应于指令块的执行的电磁或功率特性以及与所述指令块相关联的元数据来确定用于所述指令块的缓解技术。
[0005]一种用于来自差分功率分析和电磁分析的信息泄露的缓解方法可包括预测下一指令块；从与所述下一指令块相关联的元数据读取至少一个位；根据从所述元数据读取的所述至少一个位来应用缓解技术；接收在所述下一指令块的执行期间获得的特性测量；确定所述特性测量是否超过用于所述特性测量的阈值；以及根据所述确定所述特性测量是否超过用于所述特性测量的所述阈值的结果，将至少一个位写入到与所述下一指令块相关联的所述元数据。
[0006]提供本
技术实现思路
是为了以简化形式介绍一系列概念，这些概念将在下文的具体实施方式中进一步描述。本
技术实现思路
并非旨在识别所要求保护的主题的关键特征或基本特征，也并非旨在用于限制受权利要求书保护的主题的范围。
附图说明
[0007]图1示出了具有各个块的处理系统的简化视图。
[0008]图2示出了处理器的简化微架构。
[0009]图3示出了数据清收器的表示图。
[0010]图4示出了缓解响应单元的表示图。
[0011]图5A示出了具有功率/EM特定元数据的一级分支预测器的表示。
[0012]图5B示出了缓解响应单元的操作。
[0013]图6A和图6B示出了具有调整的缓解响应单元的框图表示。
[0014]图7A示出了标准SAR ADC配置。
[0015]图7B示出了标准∑
‑
ΔADC配置。
具体实施方式
[0016]微架构特征被提供以用于差分功率分析(DPA)和电磁(EM)分析攻击的缓解。描述了一种微架构特征，其可用稍后可用于调整DPA和EM攻击缓解机制的信息来注释分支预测器状态。
[0017]图1示出了具有各个块的处理系统的简化视图。参照图1，实施处理系统的芯片100可包括多个不同的电路块和子块，包括但不限于处理器110、存储器120、接口电路130、敏感操作电路块140(例如，密码块)、具有耦接到芯片100上的感兴趣元件155的收集结构的数据清收器150、以及缓解响应单元160。尽管未示出，但是芯片100还可包括模拟电路和其它块。芯片100上的各个块可耦接到电力轨170，该电力轨也经受数据清收器150的感测。
[0018]处理器110可包括子块诸如指令预测器112和指令取出单元114。
[0019]存储器120可存储由处理器110执行的指令和/或数据。
[0020]数据清收器150的结构耦接到或包括传感器(例如，比较器、电流检测器或监视器、电压检测器或监视器等)、计数器、和存储装置，以支持数据的收集，包括从数据/地址总线、命令流和其它资源。在一些情况下，数据收集器101可以包括传感器以检测电磁发射。尽管在芯片100的指定部分中示出了数据清收器150，但是数据清收器(以及其它块)可具有跨芯片100分布的部件。
[0021]清收器150和缓解响应单元160可与执行敏感操作和/或存储敏感数据的敏感操作电路块140一起在芯片100的安全区域180中。在一些情况下，整个芯片是安全区域的一部分(例如，包括处理器110、存储器120和接口130)。当然，更多或更少的部件可以是芯片100上一个或多个安全区域的一部分。
[0022]根据某些具体实施，具有用于差分功率分析和电磁分析攻击的缓解的微架构特征的处理系统可至少包括存储器120、处理器110和缓解响应单元160。
[0023]图2示出了处理器的简化微架构。参照图2，诸如图1的具有预测器112和取出单元114的处理器110之类的处理器的微架构可包括指令取出单元210(其可包括或耦接到地址解码器)、指令预测器220、诸如存储器单元230和I高速缓存240之类的各种高速缓存、以及执行单元250。
[0024]取出单元210可从存储器(例如，存储器单元230或I高速缓存240)读取指令，并且利用指令预测器220可预测要取出哪些地址。
[0025]指令预测器220至少包括用于存储与相应指令块相关联的元数据的存储设备。指令预测器220可以是任何支持与各个基本块(或指令)相关联的元数据的电路。例如，指令预测器220可用分支预测器222或先行缓冲器224或者分支预测器222和先行缓冲器224两者来实现。在一些具体实施中，附加位(例如，至少一组缓解元数据位)被添加到该结构，支持元数据的存储。这可通过扩展现有结构以保持该至少一组缓解元数据位来实现。
[0026]基本块描述两个分支之间的所有指令。术语分支包括用于修改要执行的指令的调度的所有指令。例如，分支指令、返回指令、或直接更新程序计数器的指令。后者可例如包括加载、mov、算术和逻辑指令。在一种具体实施中，预测和/或响应的粒度是基本块，并且响应可被应用于该单位的指令。
[0027]可用于实施指令预测器220的电路的示例包括但不限于单级分支预测器、两级分支预测器、以及混合和多部件混合分支预测器。另外，尽管先行缓冲器通常不被分类为预测器，但因为先行缓冲器提供块或单个指令的提前指示，所以先行缓冲器可用作指令预测器220的一部分。实际上，潜在地适合于本文描述的缓解响应单元所使用的期望元数据存储的其他结构可包括分支目标缓冲器和循环缓冲器。后者用于将少量指令以解码形式保持在处理器内。这加速具有多次迭代的循环的执行。因此，循环缓冲器可用元数据位来扩展，从而指示它所包含的指令序列是否保证调整以及在什么程度上保证调整。以类似的方本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种处理系统，包括：存储器；包括指令预测器的处理器，其中所述指令预测器包括用于存储与相应指令块相关联的元数据的存储设备；和耦接到所述指令预测器以写入和读取与所述相应指令块相关联的所述元数据的缓解响应单元，其中所述缓解响应单元被配置为基于与指令块的执行相对应的电磁或功率特性以及与所述指令块相关联的元数据来确定用于所述指令块的缓解技术。2.根据权利要求1所述的处理系统，其中所述指令预测器包括先行缓冲器。3.根据权利要求1所述的处理系统，其中所述指令预测器包括分支预测器，其中所述存储设备包括至少一组缓解元数据位，所述缓解响应单元被耦接以向和从所述至少一组缓解元数据位写入和读取。4.根据权利要求1所述的处理系统，其中所述相应指令块中的每一者是基本块。5.根据权利要求1所述的处理系统，其中所述缓解响应单元包括逐次逼近寄存器(SAR)模数转换器(ADC)。6.根据权利要求1所述的处理系统，其中所述缓解响应单元包括∑
‑
ΔADC。7.根据权利要求1所述的处理系统，其中所述缓解响应单元包括存储和处理电路，其中所述缓解响应单元根据存储在存储装置中的模型来确定所述缓解技术。8.根据权利要求1所述的处理系统，其中所述缓解响应单元将在所述指令块的所述执行期间生成的所述电磁或功率特性与阈值进行比较；并且将至少一个位写入到与所述指令块相关联的所述元数据以指示所述比较的结果。9.根据权利要求8所述的处理系统，其中所述比较的所述结果包括确定所述特性超过所述阈值或者确定缓解技术成功。10.根据权利要求1所述的处理系统，其中所述元...

【专利技术属性】
技术研发人员：马蒂亚斯，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：