一种基于FPGA的AIS基带信号处理方法技术

本发明专利技术公开了一种基于FPGA的AIS基带信号处理方法，总线输出信号在消息缓冲区缓存后通过帧编码器编码发送至GMSK调制器，总线输出另一信号通过AIS访问控制模块处理后也发送至GMSK调制器，经过GMSK调制器调制后输出两路DAC，将模拟信号转成数字信号，再发送至I/Q或两点调制RF电路；两个基带接收信号分别输入ADC，并通过相同线路AIS物理层解调器

【技术实现步骤摘要】
一种基于FPGA的AIS基带信号处理方法


[0001]本专利技术属于AIS的基带信号处理
，具体涉及一种基于FPGA的AIS基带信号处理方法。

技术介绍

[0002]AIS（Automatic Identification System，自动识别系统）是以全球卫星定位系统信息为基础，能够为岸站和船站提供相关信息来跟踪监视海事船舶的系统。该系统工作在VHF海事频段（161.975MHz和162.025MHz），能够发送船舶的静态信息、动态信息以及航次信息等，其中静态信息包括船舶的MMSI号、呼号、船名、船舶长宽信息以及船舶类型等；动态信息包括船舶当前的航行位置、航速、航向等；航次信息则包括了本次航行的吃水深度、货物类型、目的港口等。
[0003]AIS系统使用GMSK（Gaussian Filtered Minimum Shift Keying，高斯最小频移键控）调制方式，其用于同步的训练序列格式为010101
…
型，该序列的自相关特性差，表现为相关峰旁瓣大、抗频偏能力弱。
[0004]现有AIS系统一般使用现有基带芯片完成，一般使用英国CML公司的解决方案，目前该芯片种类比较单一，成本高。

技术实现思路

[0005]本专利技术的目的在于提供一种基于FPGA的AIS基带信号处理方法，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本专利技术提供如下技术方案：一种基于FPGA的AIS基带信号处理方法，包括FPGA功能块和外围电路，外围电路包括DAC、ADC、主机MCU、GNSS模块、TCXO以及复位和电源控制模块，所述FPGA功能块包括总线、若干消息缓冲区、AIS访问控制模块、GMSK调制器、帧编码器、AIS物理层解调器、帧解码器，所述总线输出连接一个消息缓冲区和一个AIS访问控制模块，所述AIS访问控制模块输出连接GMSK调制器，与总线输出连接的消息缓冲区连接帧编码器，帧编码器输出连接GMSK调制器，总线输出信号在消息缓冲区缓存后通过帧编码器编码发送至GMSK调制器，总线输出另一信号通过AIS访问控制模块处理后也发送至GMSK调制器，经过GMSK调制器调制后输出两路DAC，将模拟信号转成数字信号，再发送至I/Q或两点调制RF电路；两个基带接收信号分别输入ADC，并通过相同线路AIS物理层解调器
‑
帧解码器
‑
消息缓冲区发送至总线。
[0007]优选的，所述TCXO工作使时钟发生器产生稳定频率的时钟脉冲，且与总线连接，向总线输出时钟脉冲；主机MCU连接MCU接口控制模块接入总线，主机MCU还连接复位和电源控制模块，提供电源输入和复位功能；GNSS模块与FPGA功能块的GNSS接口连接，实现GNSS模块的接入。
[0008]优选的，所述AIS访问控制模块负责AIS信号的接入，包括AIS时隙计算，发送时间窗口控制，该消息缓冲区连接帧编码器，帧编码器输出连接GMSK调制器，帧编码器负责AIS
信号的物理帧打包过程，包括比特填充、添加训练序列、帧起始信号、CRC信号、帧结束信号的操作。
[0009]优选的，所述GMSK调制器用于AIS信号的调制，为了降低对FPGA逻辑单元的使用，GMSK调制器的调制方法如下，本方案使用查表法实现，具体实现过程如下：首先输入数据，将相位路径表生成，然后求当前时刻的相位，再计算I、Q信号，生成相应的LUT表，LUT表即为查找表，通过查表得到当前时刻I、Q信号。
[0010]优选的，所述AIS物理层解调器是AIS基带信号的解调器，内部包括同步和解调过程，输出AIS解调后的比特输出序列。
[0011]优选的，所述AIS访问控制模块的校准计数方法如下：AIS访问控制模块首先通过接入GNSS模块的串口信号和秒脉冲信号计算准确的AIS时隙起点，GNSS模块每秒会产生一个脉冲信号，精度可达纳秒级，等待产生的秒脉冲，然后通过输入读取的串口时间，在偶数秒时对内部计时器进行调整校准，若不是偶数秒则重新进入等待秒脉冲。
[0012]本专利技术的技术效果和优点：该基于FPGA的AIS基带信号处理方法，使用通用的FPGA即可完成实现，实现成本较低，同时对前端ADC的要求不高，即可实现性能优良的AIS基带性能，可大大降低AIS系统的实现成本，同时因为采用通用FPGA方案，对芯片的型号不做具体要求，进一步节省成本。
附图说明
[0013]图1为本专利技术的系统框图；图2为本专利技术的AIS访问控制模块校准计数流程图；图3为本专利技术的GMSK调制器通过查表发获取信号流程图；图4为本专利技术的基带部分的结构示意图。
具体实施方式
[0014]下面结合附图对本专利技术的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本专利技术，但并不构成对本专利技术的限定。此外，下面所描述的本专利技术各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
[0015]本专利技术提供了如图1所示的一种基于FPGA的AIS基带信号处理方法，包括FPGA功能块和外围电路，外围电路包括DAC、ADC、主机MCU、GNSS模块、TCXO以及复位和电源控制模块；DAC：数模转换器，ADC：模数转换器，ADC的采样速率为1MPSP，有效位数为7比特，对前端ADC的要求不高，TCXO工作使时钟发生器产生稳定频率的时钟脉冲，且与总线连接，向总线输出时钟脉冲；主机MCU连接MCU接口控制模块接入总线，主机MCU还连接复位和电源控制模块，提供电源输入和复位功能；GNSS模块与FPGA功能块的GNSS接口连接，实现GNSS模块的接入；FPGA功能块：总线输出连接一个消息缓冲区和一个AIS访问控制模块，且AIS访问控制模块输出连接GMSK调制器，消息缓冲区用于消息的缓存，AIS访问控制模块负责AIS信号的接入，包括AIS时隙计算，发送时间窗口控制，该消息缓冲区连接帧编码器，帧编码器输出连接GMSK调制器，帧编码器负责AIS信号的物理帧打包过程，包括比特填充、添加训练序列、帧起始信号、CRC信号、帧结束信号等操作，GMSK调制器负责AIS的信号调制功能，将原始的AIS数字信号通过查找表方式生成模拟调制信号，GMSK调制器输出连接两路DAC，将模拟
信号转成数字信号，再发送至I/Q或两点调制RF电路，I、Q为射频信号。如图3，由于AIS系统为GMSK调制系统，故GMSK调制器可用于AIS信号的调制，为了降低对FPGA逻辑单元的使用，GMSK调制器的调制方法如下，本方案使用查表法实现，具体实现过程如下：首先输入数据，将相位路径表生成，然后求当前时刻的相位，再计算I、Q信号，生成相应的LUT表，LUT表即为查找表，通过查表得到当前时刻I、Q信号。
[0016]两个基带接收信号RX1和RX2分别输入ADC，并通过相同线路AIS物理层解调器
‑
帧解码器
‑
消息缓冲区发送至总线；AIS物理层解调器是AIS基带信号的解调器，内部包括同步和解调过程，在同步过程中，可以使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的AIS基带信号处理方法，包括FPGA功能块和外围电路，外围电路包括DAC、ADC、主机MCU、GNSS模块、TCXO以及复位和电源控制模块，其特征在于：所述FPGA功能块包括总线、若干消息缓冲区、AIS访问控制模块、GMSK调制器、帧编码器、AIS物理层解调器、帧解码器，所述总线输出连接一个消息缓冲区和一个AIS访问控制模块，所述AIS访问控制模块输出连接GMSK调制器，与总线输出连接的消息缓冲区连接帧编码器，帧编码器输出连接GMSK调制器，总线输出信号在消息缓冲区缓存后通过帧编码器编码发送至GMSK调制器，总线输出另一信号通过AIS访问控制模块处理后也发送至GMSK调制器，经过GMSK调制器调制后输出两路DAC，将模拟信号转成数字信号，再发送至I/Q或两点调制RF电路；两个基带接收信号分别输入ADC，并通过相同线路AIS物理层解调器
‑
帧解码器
‑
消息缓冲区发送至总线。2.根据权利要求1所述的一种基于FPGA的AIS基带信号处理方法，其特征在于：所述TCXO工作使时钟发生器产生稳定频率的时钟脉冲，且与总线连接，向总线输出时钟脉冲；主机MCU连接MCU接口控制模块接入总线，主机MCU还连接复位和电源控制模块，提供电源输入和复位功能；GNSS模块与FPGA功能块的GNSS接口连接，实现GNSS模块的接入。3.根据权利要求1所述的一种基于FP...

【专利技术属性】
技术研发人员：刘胜利，葛同林，王林，徐斌，刘梦阳，易中立，王玮畅，
申请(专利权)人：交通运输部规划研究院，
类型：发明
国别省市：