半导体结构及半导体结构的形成方法技术

一种半导体结构及其形成方法，包括：提供衬底；在衬底上形成栅极结构；在栅极结构两侧衬底内形成第一凹槽，所述第一凹槽的底部表面为凹陷的弧面；对第一凹槽侧壁表面进行改性处理，形成第二凹槽以及形成位于第二凹槽侧壁表面和底部表面的改性层，所述改性层在第二凹槽侧壁表面和底部表面的拐角处的厚度大于在第二凹槽侧壁的厚度；去除所述改性层，所述第二凹槽的底部表面与衬底表面平行。所述方法形成的半导体结构性能得到提升。的半导体结构性能得到提升。的半导体结构性能得到提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]在先进半导体制造产业技术中，为了提高晶体管沟道区的应力，增强载流子迁移率；其中使用嵌入式硅锗或磷硅来形成源区和漏区，从而对沟道区施加应力，使得金属氧化物半导体的性能得到明显改善。为达到更好的效果，一般在源漏区外延硅锗之前需要通过刻蚀形成凹陷，然后在凹陷内外延生长硅锗以增强施加应力的效果，提高半导体结构的性能。
[0003]然而，现有技术中，外延层的生长效果还有待改善。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善外延层的生长效果。
[0005]为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成栅极结构；在栅极结构两侧衬底内形成第一凹槽，所述第一凹槽的底部表面为凹陷的弧面；对第一凹槽侧壁表面进行改性处理，形成第二凹槽以及形成位于第二凹槽侧壁表面和底部表面的改性层，所述改性层在第二凹槽侧壁表面和底部表面的拐角处的厚度大于在第二凹槽侧壁的厚度；去除所述改性层，所述第二凹槽的底部表面与衬底表面平行。
[0006]可选的，形成第一凹槽的方法包括：以所述栅极结构为掩膜，采用第一刻蚀工艺刻蚀所述衬底，在栅极结构两侧衬底内形成初始第一凹槽；采用第二刻蚀工艺对所述初始第一凹槽侧壁进行刻蚀，形成所述第一凹槽。
[0007]可选的，所述第一刻蚀工艺为各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：气体为氢气和三氟化氮的混合气体，气体流量范围为20标准毫升每分钟～1000标准毫升每分钟，气压范围为10毫托～500毫托，功率范围为20瓦～1200瓦，电压范围为50伏～500伏，偏置电压范围为50伏～500伏。
[0008]可选的，所述第二刻蚀工艺为各向同性干法刻蚀工艺；所述各向同性干法刻蚀工艺的参数包括：气体为氢气和氨气的混合气体，气体流量范围为20标准毫升每分钟～1000标准毫升每分钟，气压范围为10毫托～500毫托，功率范围为20瓦～1200瓦，电压范围为50伏～500伏。
[0009]可选的，所述衬底表面的晶面为(100)晶面。
[0010]可选的，对第一凹槽侧壁表面进行改性处理的工艺包括氧化工艺。
[0011]可选的，所述氧化工艺包括快速热氧化工艺；所述快速热氧化工艺的参数包括：气体为氧气或包含有氧气的气体，气体流量范围为10标准毫升每分钟～300标准毫升每分钟，
温度范围为700摄氏度～1100摄氏度，压强范围为20毫托～200毫托。
[0012]可选的，所述氧化工艺沿<111>晶向的氧化速率大于沿<100>晶向或<110>晶向的氧化速率。
[0013]可选的，所述衬底的材料包括硅，所述改性层的材料包括氧化硅。
[0014]可选的，去除所述改性层的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对改性层的刻蚀速率大于对衬底的刻蚀速率。
[0015]可选的，所述第一凹槽深宽比比值范围为：2～5。
[0016]可选的，还包括：在第二凹槽内形成源漏掺杂区。
[0017]可选的，所述源漏掺杂区的材料包括硅锗或磷硅。
[0018]可选的，形成源漏掺杂区的工艺包括外延生长工艺。
[0019]可选的，所述衬底上还具有鳍部结构，所述栅极结构横跨所述鳍部结构。
[0020]可选的，还包括：位于栅极结构侧壁的侧墙；位于栅极结构顶部的保护层。
[0021]相应地，本专利技术技术方案还提供一种半导体结构，包括：衬底；位于衬底上的栅极结构；位于栅极结构侧壁的侧墙；位于栅极结构两侧衬底内的第二凹槽，所述第二凹槽位于侧墙外侧，所述第二凹槽底部表面与衬底表面平行，且所述第二凹槽底部与侧壁之间的拐角呈圆弧状；位于第二凹槽内的源漏掺杂区。
[0022]可选的，所述衬底上还具有鳍部结构以及隔离结构，所述隔离结构位于鳍部结构侧壁且所述隔离结构顶部表面低于所述鳍部结构顶部表面；所述栅极结构横跨所述鳍部结构，所述第二凹槽位于栅极结构两侧的鳍部结构内。
[0023]可选的，所述源漏掺杂区的材料包括硅锗或磷硅。
[0024]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0025]本专利技术的技术方案，通过对第一凹槽侧壁表面进行改性处理，形成改性层，所述改性层在第一凹槽拐角的厚度大于在第一凹槽侧壁的厚度，再去除所述改性层，形成第二凹槽，所述第二凹槽的底部平面与衬底表面平行。所述第二凹槽的底部平面与衬底表面平行，从而所述第二凹槽的底部平面为(100)晶面，从而后续在第二凹槽内形成源漏掺杂区时，有利于所述源漏掺杂区的材料在(100)晶面生长，使得形成的源漏掺杂区的材料晶格较为规则，从而各晶格合并后的源漏掺杂区结构致密缺陷较少，能够改善源漏掺杂区对沟道的应力，提升电子或空穴的迁移率，进而提升半导体结构的性能。
[0026]进一步，对第一凹槽侧壁表面进行改性处理的工艺包括热氧化工艺。所述热氧化工艺在(111)晶面对硅的氧化速率最高，而所述第二凹槽侧壁和底部的拐角位置接近于(111)晶面，从而使得形成的改性层在第二凹槽拐角的厚度大于在第二凹槽侧壁的厚度，后续在去除改性层时能够去除较多的第一凹槽拐角的材料，使得形成的第二凹槽底部平面与衬底表面平行，从而得到较多的(100)晶面。
附图说明
[0027]图1和图2是一实施例中半导体结构形成过程的剖面结构示意图；
[0028]图3至图8是本专利技术实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
[0029]如
技术介绍
所述，现有技术中，外延层的生长效果还有待改善。现结合具体的实施例进行分析说明。
[0030]图1和图2是一实施例中半导体结构形成过程的剖面结构示意图。
[0031]请参考图1，提供衬底100；在衬底100上形成栅极结构102；在栅极结构102两侧的衬底100内形成源漏开口101。
[0032]请参考图2，在源漏开口201内形成源漏掺杂区103。
[0033]所述半导体结构的形成过程中，所述源漏开口101的形状通常为“U”型，即所述源漏开口101的底部平面为非(100)晶面。所述源漏掺杂区103的材料通常为硅锗或磷硅，形成所述硅锗或磷硅的工艺为外延生长工艺，所述外延生长工艺的前驱物在(100)晶面和(110)晶面的生长速率较快，而由于所述源漏开口101的底部平面为非(100)晶面，从而在所述源漏开口101内各方向生长的源漏掺杂区103的材料晶格界面不规则，各晶格在合并时会产生缝隙或孔洞等缺陷，从而使得源漏掺杂区103对沟道的应力受到影响。
[0034]为了解决上述问题，本专利技术技术方案通过对第一凹槽侧壁表面进行改性处理，形成改性层，所述改性层在第一凹槽拐角的厚度大于在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在衬底上形成栅极结构；在栅极结构两侧衬底内形成第一凹槽，所述第一凹槽的底部表面为凹陷的弧面；对第一凹槽侧壁表面进行改性处理，形成第二凹槽以及形成位于第二凹槽侧壁表面和底部表面的改性层，所述改性层在第二凹槽侧壁表面和底部表面的拐角处的厚度大于在第二凹槽侧壁的厚度；去除所述改性层，所述第二凹槽的底部表面与衬底表面平行，且所述第二凹槽底部与侧壁之间的拐角呈圆弧状。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第一凹槽的方法包括：以所述栅极结构为掩膜，采用第一刻蚀工艺刻蚀所述衬底，在栅极结构两侧衬底内形成初始第一凹槽；采用第二刻蚀工艺对所述初始第一凹槽侧壁进行刻蚀，形成所述第一凹槽。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺为各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：气体为氢气和三氟化氮的混合气体，气体流量范围为20标准毫升每分钟～1000标准毫升每分钟，气压范围为10毫托～500毫托，功率范围为20瓦～1200瓦，电压范围为50伏～500伏，偏置电压范围为50伏～500伏。4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺为各向同性干法刻蚀工艺；所述各向同性干法刻蚀工艺的参数包括：气体为氢气和氨气的混合气体，气体流量范围为20标准毫升每分钟～1000标准毫升每分钟，气压范围为10毫托～500毫托，功率范围为20瓦～1200瓦，电压范围为50伏～500伏。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底表面的晶面为(100)晶面。6.如权利要求5所述的半导体结构的形成方法，其特征在于，对第一凹槽侧壁表面进行改性处理的工艺包括氧化工艺。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述氧化工艺包括快速热氧化工艺；所述快速热氧化工艺的参数包括：气体为氧气或包含有氧气的气体，气体流量范围为10标准毫升每分钟～300标准毫升每分钟，温度范围为700摄氏度～1100摄氏...

【专利技术属性】
技术研发人员：李政宁，柯星，张海洋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：