半导体元件的形成方法及半导体元件技术

本发明专利技术提出一种半导体元件的形成方法，包括：提供一衬底；在衬底上形成一层间介电层，其中层间介电层内形成有一第一栅极沟槽；第一栅极沟槽内形成第一功函数层，在功函数层形成之后，继续形成一第一多晶硅层，并在第一多晶硅层靠近第一功函数层的一侧形成金属硅化物层。金属硅化物层可保护第一功函数层，使其免受金属离子扩散或光刻蚀工艺的影响，引起功函数值发生偏移，确保最终形成的半导体元件具备期望的功函数值，半导体元件的电性和良率得到了更好的控制。好的控制。好的控制。

【技术实现步骤摘要】
半导体元件的形成方法及半导体元件


[0001]本专利技术属于半导体制作方法
，尤其涉及一种半导体元件的形成方法。

技术介绍

[0002]随着MOS晶体管特征尺寸越来越小，为了增大饱和电流，必须要调低阈值电压。阈值电压的影响因素主要有：栅极氧化层中正电荷密度，衬底掺杂浓度，介质介电常数，栅极材料与衬底的功函数之差等。目前，业界常利用金属栅极来取代多晶硅栅极作为控制电极，与高介电常数的栅极介电层匹配，同时通过离子注入调整晶体管的阈值电压，并通过在栅极堆叠中引入功函数层调节阈值电压。然而功函数层，在形成之后容易受金属离子、或刻蚀离子(例如氟离子)扩散或光刻蚀工艺影响，造成功函数值偏移,最终影响晶体管电性。

技术实现思路

[0003]为克服现有技术其中一缺陷，本专利技术提供一种半导体元件形成方法。
[0004]本专利技术采用的技术方案为：
[0005]一种半导体元件的形成方法，包括：
[0006]提供一衬底；
[0007]在所述衬底上形成一层间介电层，其中所述层间介电层内形成有一第一栅极沟槽；
[0008]所述第一栅极沟槽内形成有一第一功函数层；
[0009]在所述第一功函数层上沉积一第一多晶硅层；
[0010]去除所述第一多晶硅层的至少一部分；
[0011]在所述第一多晶硅层靠近所述第一功函数层的一侧形成金属硅化物层；
[0012]其中，所述第一功函数层、所述金属硅化物层和所述第一多晶硅层形成第一栅极介电层。
[0013]在其中一些实施例中，所述第一栅极介电层的形成还包括：在所述第一栅极沟槽内依次形成一介质层、一高介电常数介电层和一金属阻隔层；
[0014]所述第一功函数层形成在所述金属阻隔层之上。
[0015]在其中一些实施例中，所述的半导体元件的形成方法还包括：在所述第一栅极介电层上形成一第一栅极电极。
[0016]在其中一些实施例中，形成所述第一栅极沟槽包括：
[0017]在所述衬底上形成一第一虚置介电层；
[0018]在所述虚置介电层上形成一第一虚置栅极；
[0019]所述第一虚置介电层和所述第一虚置栅极构成所述第一虚置栅极结构；
[0020]移除所述第一虚置栅极结构以形成所述第一栅极沟槽。
[0021]在其中一些实施例中，所述的半导体元件的形成方法还包括：在所述衬底上形成一鳍状结构，其中所述第一虚置栅极结构是形成在所述鳍状结构上。
[0022]在其中一些实施例中，所述第一功函数层包括形成于所述第一栅极沟槽中的一或多个膜层。
[0023]本专利技术还提供一种半导体元件的形成方法，包括：
[0024]提供一衬底；
[0025]在所述衬底上形成一层间介电层，其中所述层间介电层内形成有一第一栅极沟槽和一第二栅极沟槽；
[0026]所述第一栅极沟槽内形成有一第一功函数层；
[0027]所述第二栅极沟槽内形成有一第二功函数层；
[0028]在所述第一功函数层和所述第二功函数层上沉积一第一多晶硅层；
[0029]去除所述第一多晶硅层的至少一部分；
[0030]在所述第一多晶硅层靠近所述功函数层的一侧形成金属硅化物层。
[0031]在其中一些实施例中，所述的半导体元件的形成方法还包括：在所述第一栅极沟槽和所述第二栅极沟槽内依次形成一介质层、一高介电常数介电层和一金属阻隔层；
[0032]所述第一功函数层和所述第二功函数层形成在所述金属阻隔层之上；
[0033]所述介质层、所述高介电常数介电层、所述金属阻隔层和所述第一功函数层构成所述第一栅极介电层；
[0034]所述介质层、所述高介电常数介电层、所述金属阻隔层和所述第二功函数层构成所述第二栅极介电层。
[0035]在其中一些实施例中，所述的半导体元件的形成方法还包括：
[0036]在所述第一栅极介电层上形成一第一栅极电极；
[0037]在所述第二栅极介电层上形成一第二栅极电极。
[0038]本专利技术还提供一种半导体元件，包括：
[0039]一衬底；
[0040]一层间介电层，位于所述衬底之上；
[0041]一第一栅极介电层，形成于所述层间介电层内；
[0042]所述第一栅极介电层包括：
[0043]一第一功函数层；
[0044]一第一多晶硅层，位于所述第一功函数层上；
[0045]金属硅化物层，位于所述第一多晶硅层靠近所述第一功函数层的一侧。
[0046]本专利技术另外还提供一种半导体元件，包括：
[0047]一衬底；
[0048]一层间介电层，位于所述衬底之上；
[0049]一第一栅极介电层和一第二栅极介电层，形成于所述层间介电层内；
[0050]所述第一栅极介电层包括：
[0051]一第一功函数层；
[0052]一第一多晶硅层，位于所述第一功函数层上；
[0053]金属硅化物层，位于所述第一多晶硅层靠近所述第一功函数层的一侧；
[0054]所述第二栅极介电层包括：
[0055]一第二功函数层；
[0056]所述第一多晶硅层，位于所述第二功函数层上；
[0057]所述金属硅化物层，位于所述第一多晶硅层靠近所述第二功函数层的一侧。
[0058]与现有技术相比，本专利技术的优点和积极效果在于：在功函数层形成之后，形成一第一多晶硅层，并在第一多晶硅层靠近第一功函数层的一侧形成金属硅化物层。金属硅化物层可保护第一功函数层，使其免受金属离子扩散或光刻蚀工艺的影响，引起功函数值发生偏移，确保最终形成的半导体元件具备期望的功函数值，半导体元件的电性和良率得到了更好的控制。
附图说明
[0059]图1为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中虚置栅极结构已形成；
[0060]图2为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中第一栅极沟槽已形成；
[0061]图3为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中介质层和高介电常数介电层形成；
[0062]图4为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中金属阻隔层形成；
[0063]图5为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中第一功函数层形成；
[0064]图6为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中第一多晶硅层形成；
[0065]图7为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中第一多晶硅层被去除一部分；
[0066]图8为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中金属硅化物层形成；
[0067]图9为图8的剖面示意图中局部结构示意图；
[0068]图10为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中第一栅极电极形成；...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的形成方法，其特征在于，包括：提供一衬底；在所述衬底上形成一层间介电层，其中所述层间介电层内形成有一第一栅极沟槽；所述第一栅极沟槽内形成有一第一功函数层；在所述第一功函数层上沉积一第一多晶硅层；去除所述第一多晶硅层的至少一部分；在所述第一多晶硅层靠近所述第一功函数层的一侧形成金属硅化物层；其中，所述第一功函数层、所述金属硅化物层和所述第一多晶硅层形成第一栅极介电层。2.根据权利要求1所述的半导体元件的形成方法，其特征在于，所述第一栅极介电层的形成包括：在所述第一栅极沟槽内依次形成一介质层、一高介电常数介电层和一金属阻隔层；所述第一功函数层形成在所述金属阻隔层之上。3.根据权利要求2所述的半导体元件的形成方法，其特征在于，还包括：在所述第一栅极介电层上形成一第一栅极电极。4.根据权利要求1所述的半导体元件的形成方法，其特征在于，形成所述第一栅极沟槽包括：在所述衬底上形成一第一虚置介电层；在所述虚置介电层上形成一第一虚置栅极；所述第一虚置介电层和所述第一虚置栅极构成所述第一虚置栅极结构；移除所述第一虚置栅极结构以形成所述第一栅极沟槽。5.根据权利要求4所述的半导体元件的形成方法，其特征在于，还包括：在所述衬底上形成一鳍状结构，其中所述第一虚置栅极结构是形成在所述鳍状结构上。6.根据权利要求1所述的半导体元件的形成方法，其特征在于，所述第一功函数层包括形成于所述第一栅极沟槽中的一或多个膜层。7.一种半导体元件的形成方法，其特征在于，包括：提供一衬底；在所述衬底上形成一层间介电层，其中所述层间介电层内形成有一第一栅极沟槽和一第二栅极沟槽；所述第一栅极沟槽内形成有一第一功函数层；所述第二栅极沟槽内形成有...

【专利技术属性】
技术研发人员：曹学文，邱哲夫，颜天才，杨列勇，
申请(专利权)人：青岛物元技术有限公司，
类型：发明
国别省市：