布线电路基板的制造方法技术

本发明专利技术涉及一种布线电路基板的制造方法。在该制造方法中，执行准备具有绝缘层(211)和配置在绝缘层(211)的一侧的面(S1)上的导体层(212)的第1基材(21)的第1准备工序、准备具有金属层(221)的第2基材(22)的第2准备工序、以使导体层(212)与金属层(221)接触的方式层叠第1基材(21)和第2基材(22)并对导体层(212)与金属层(221)进行金属接合的接合工序、以及在绝缘层(211)的另一侧的面(S2)上形成导体图案(12)的图案形成工序。(12)的图案形成工序。(12)的图案形成工序。

【技术实现步骤摘要】
布线电路基板的制造方法


[0001]本专利技术涉及一种布线电路基板的制造方法。

技术介绍

[0002]以往，公开了如下的布线电路基板的制造方法：通过溅镀或电镀在金属支承基板之上形成金属薄膜，通过电镀在该金属薄膜之上形成金属箔，在金属箔和金属支承基板之上依次形成基底绝缘层、导体图案以及覆盖绝缘层(例如，参照下述专利文献1)。
[0003]在布线电路基板的制造方法中，为了提高金属箔与金属支承基板的密合性，在金属箔与金属支承基板之间形成有金属薄膜。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2006
‑
245220号公报

技术实现思路

[0007]专利技术要解决的问题
[0008]在专利文献1所述那样的布线电路基板的制造方法中，在金属箔与金属薄膜的界面、以及金属薄膜与金属支承基板的界面产生电阻，难以降低金属箔与金属支承基板之间的电阻。
[0009]例如，存在希望将导体图案的局部经由金属箔接地的情况等、希望实现金属箔与金属支承基板之间的电阻的降低的情况。
[0010]本专利技术提供一种在相对于绝缘层而言与导体图案相反的一侧具有导体层和金属层的布线电路基板中，能够实现导体层与金属层之间的电阻的降低的布线电路基板的制造方法。
[0011]用于解决问题的方案
[0012]本专利技术[1]包括一种布线电路基板的制造方法，其包括：第1准备工序，在该工序中，准备具有绝缘层和配置于所述绝缘层的一侧的面上的导体层的第1基材；第2准备工序，在该工序中，准备具有金属层的第2基材；接合工序，在该工序中，以所述导体层与所述金属层接触的方式层叠所述第1基材与所述第2基材，对所述导体层和所述金属层进行金属接合；以及图案形成工序，在该工序中，在所述绝缘层的另一侧的面上形成导体图案，在所述接合工序之后执行所述图案形成工序，或者在所述图案形成工序之后执行所述接合工序。
[0013]根据这样的方法，能够得到对导体层与金属层进行了金属接合的布线电路基板。
[0014]因此，能够实现导体层与金属层之间的电阻的降低。
[0015]本专利技术[2]在上述[1]的布线电路基板的制造方法的基础上，在所述接合工序中，通过界面接合将所述导体层与所述金属层接合。
[0016]根据这样的方法，能够进一步实现导体层与金属层之间的电阻的降低。
[0017]本专利技术[3]在上述[2]的布线电路基板的制造方法的基础上，在所述接合工序中，
通过固相接合将所述导体层与所述金属层接合。
[0018]根据这样的方法，能够进一步实现导体层与金属层之间的电阻的降低。
[0019]本专利技术[4]在上述[3]的布线电路基板的制造方法的基础上，在所述接合工序中，在真空下执行第1工序和第2工序，在第1工序中，使所述导体层的表面和所述金属层的表面活化，在第2工序中，将所述导体层的活化了的表面与所述金属层的活化了的表面接合。
[0020]根据这样的方法，通过在真空下执行第1工序和第2工序，能够在抑制氧化和气体分子的吸附的同时使导体层的表面与金属层的表面活化并接合。
[0021]因此，能够进一步实现导体层与金属层的界面处的电阻的降低。
[0022]本专利技术[5]在上述[1]～[4]中任一项的布线电路基板的制造方法的基础上，在所述第1准备工序中，准备所述第1基材的卷材即第1卷材，在所述第2准备工序中，准备所述第2基材的卷材即第2卷材，在所述接合工序中，将从所述第1卷材送出的所述第1基材与从所述第2卷材送出的所述第2基材层叠。
[0023]根据这样的方法，能够通过卷对卷方式将导体层与金属层接合，能够实现生产效率的提高。
[0024]本专利技术[6]在上述[5]的布线电路基板的制造方法的基础上，在所述接合工序之后执行所述图案形成工序。
[0025]根据这样的方法，与在图案形成工序之后执行接合工序的情况相比，在接合工序中不必考虑导体图案的变形等，能够将导体层与金属层可靠地接合。
[0026]本专利技术[7]在上述[1]～[6]中任一项的布线电路基板的制造方法的基础上，所述导体层包括铜，所述金属层包括铜合金。
[0027]根据这样的方法，能够实现包括铜的导体层与包括铜合金的金属层之间的电阻的降低。
[0028]本专利技术[8]在上述[1]～[7]中任一项的布线电路基板的制造方法的基础上，所述导体图案具有：接地图案，其与所述导体层电连接；以及布线图案，其与所述导体层绝缘。
[0029]根据这样的方法，能够实现金属层与连接有接地图案的导体层之间的电阻的降低。
[0030]专利技术的效果
[0031]根据本专利技术的布线电路基板的制造方法，能够实现导体层与金属层之间的电阻的降低。
附图说明
[0032]图1是表示布线电路基板的一例的俯视图。
[0033]图2是图1的A
‑
A剖视图。
[0034]图3A～图3F是用于说明布线电路基板的制造方法的第1实施方式的说明图，图3A表示准备第1基材和第2基材的工序(第1准备工序和第2准备工序)，图3B表示将第1基材的导体层与第2基材的金属层接合的工序(接合工序)，图3C表示在绝缘层形成通孔的工序，图3D表示形成导体图案的工序(图案形成工序)，图3E表示形成覆盖绝缘层的工序，图3F表示对金属层和导体层进行蚀刻的工序(蚀刻工序)。
[0035]图4是用于说明接合工序的详细情况的说明图。
[0036]图5A～图5F是用于说明布线电路基板的制造方法的第2实施方式的说明图，图5A表示准备第1基材的工序(第1准备工序)，图5B表示在绝缘层形成通孔的工序，图5C表示形成导体图案的工序(图案形成工序)，图5D表示形成覆盖绝缘层的工序，图5E表示准备第2基材(第2准备工序)并将第1基材的导体层与第2基材的金属层接合的工序(接合工序)，图5F表示对金属层和导体层进行蚀刻的工序(蚀刻工序)。
[0037]图6A～图6D是用于说明布线电路基板的制造方法的第3实施方式的说明图，图6A接着图5D表示对导体层进行蚀刻的工序(第1蚀刻工序)，图6B表示准备第2基材的工序(第2准备工序)，图6C表示对金属层进行蚀刻的工序(第2蚀刻工序)，图6D表示将第1基材的导体层与第2基材的金属层接合的工序(接合工序)。
[0038]附图标记说明
[0039]1、布线电路基板；12、导体图案；12A、布线图案；12B、布线图案；12C、布线图案；12D、布线图案；12E、接地图案；21、第1基材；22、第2基材；211、绝缘层；212、导体层；221、金属层；R1、第1卷材；R2、第2卷材；S1、绝缘层的一侧的面；S2、绝缘层的另一侧的面；S11、导体层的表面；S12、金属层的表面。
具体实施方式
[0040]1.布线电路基板
[0041]如图1所示，布线电路基板1沿第1方向和第2方向延伸。在本实施方式中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种布线电路基板的制造方法，其中，该制造方法包括：第1准备工序，在该工序中，准备具有绝缘层和配置于所述绝缘层的一侧的面上的导体层的第1基材；第2准备工序，在该工序中，准备具有金属层的第2基材；接合工序，在该工序中，以所述导体层与所述金属层接触的方式层叠所述第1基材与所述第2基材，对所述导体层和所述金属层进行金属接合；以及图案形成工序，在该工序中，在所述绝缘层的另一侧的面上形成导体图案，在所述接合工序之后执行所述图案形成工序，或者在所述图案形成工序之后执行所述接合工序。2.根据权利要求1所述的布线电路基板的制造方法，其中，在所述接合工序中，通过界面接合将所述导体层与所述金属层接合。3.根据权利要求2所述的布线电路基板的制造方法，其中，在所述接合工序中，通过固相接合将所述导体层与所述金属层接合。4.根据权利要求3所述的布线电路基板的制造方法，其中，在所述接合工序中，在真空下...

【专利技术属性】
技术研发人员：高仓隼人，大薮恭也，柴田直树，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：