用于全局到局部时钟补偿的装置和方法制造方法及图纸

本公开涉及用于全局到局部时钟补偿的装置和方法。时钟源输出时钟信号。第一延迟线接收第一时钟源信号并且产生第一输出，第一时钟源信号至少部分地基于时钟信号。第一时钟脊柱接收第一输出并且产生全局参考时钟信号。第二延迟线接收第二时钟源信号并且产生第二输出，第二时钟源信号至少部分地基于时钟信号。第二时钟脊柱接收第二输出并且产生全局反馈时钟信号。全局相位检测器检测全局参考时钟信号和全局反馈时钟信号之间的相位差以产生全局相位检测器输出。第二时钟源信号是至少部分地基于全局相位检测器输出而被控制的。于全局相位检测器输出而被控制的。于全局相位检测器输出而被控制的。

【技术实现步骤摘要】
用于全局到局部时钟补偿的装置和方法


[0001]本公开涉及用于操纵时钟信号的电路，具体而言涉及用于对这种信号进行分阶段补偿的电路。

技术介绍

[0002]当今，片上系统(systems
‑
on
‑
a
‑
chip，SOC)已变得越来越复杂，以同步方式运行的知识产权(intellectual property，IP)单元(例如，核心、架构、图形执行单元[execution unit，EU])的数目增大了。除此之外，诸如英特尔体系结构(Architecture，IA)核心和图形处理器之类的IP也变得更大并且更复杂。
[0003]一般而言，时钟补偿器从时钟源获得时钟，使用时钟分配(例如，H树或脊柱(spine))来散布时钟，并且使用相位检测器、FSM和延迟线对时钟进行补偿以最小化偏斜。

技术实现思路

[0004]根据本公开的一方面，提供了一种方法，包括：利用第一延迟线至少部分地基于第一时钟源信号产生第一输出，所述第一时钟源信号至少部分地基于时钟信号；利用第一时钟脊柱产生全局参考时钟信号，所述全局参考时钟信号至少部分地基于所述第一输出；利用第二延迟线至少部分地基于第二时钟源信号产生第二输出，所述第二时钟源信号至少部分地基于所述时钟信号；利用第二时钟脊柱产生全局反馈时钟信号，所述全局反馈时钟信号至少部分地基于所述第二输出；并且检测所述全局参考时钟信号和所述全局反馈时钟信号之间的相位差以产生全局相位检测器输出，其中，所述第二时钟源信号是至少部分地基于所述全局相位检测器输出而被控制的。
[0005]根据本公开的一方面，提供了一种装置，包括：时钟源，被配置为输出时钟信号；第一延迟线，来接收第一时钟源信号并且产生第一输出，所述第一时钟源信号至少部分地基于所述时钟信号；第一时钟脊柱，其接收所述第一输出并且产生全局参考时钟信号；第二延迟线，来接收第二时钟源信号并且产生第二输出，所述第二时钟源信号至少部分地基于所述时钟信号；第二时钟脊柱，其接收所述第二输出并且产生全局反馈时钟信号；以及全局相位检测器，来检测所述全局参考时钟信号和所述全局反馈时钟信号之间的相位差以产生全局相位检测器输出，其中，所述第二时钟源信号是至少部分地基于所述全局相位检测器输出而被控制的。
[0006]根据本公开的一方面，提供了一种装置，包括：用于执行以下操作的装置：利用第一延迟线至少部分地基于第一时钟源信号产生第一输出，所述第一时钟源信号至少部分地基于时钟信号，利用第一时钟脊柱产生全局参考时钟信号，所述全局参考时钟信号至少部分地基于所述第一输出，利用第二延迟线至少部分地基于第二时钟源信号产生第二输出，所述第二时钟源信号至少部分地基于所述时钟信号，利用第二时钟脊柱产生全局反馈时钟信号，所述全局反馈时钟信号至少部分地基于所述第二输出，并且检测所述全局参考时钟信号和所述全局反馈时钟信号之间的相位差以产生全局相位检测器输出，其中所述第二时
钟源信号是至少部分地基于所述全局相位检测器输出而被控制的。
附图说明
[0007]图1图示了示范性基本时钟结构。
[0008]图2根据本公开的实现方式图示了高级别时钟分配结构。
[0009]图3根据本公开的实现方式图示了详细时钟分配结构。
[0010]图4根据本公开的实现方式图示了包括全局补偿器的详细时钟分配结构。
[0011]图5根据本公开的实现方式图示了计算设备。
具体实施方式
[0012]传统的时钟补偿器包括时钟去偏斜HIP单元，它补偿时钟网络之间的管芯内变化(within
‑
die variation，WID)。在时钟分配单元中包括一个或多个补偿器有助于检查时钟网络的健康状况。
[0013]IP的同步性质使用高质量的时钟分配网络来确保低偏斜时钟信号。这种使用决定了时钟分配的复杂性增大。
[0014]即使在一个IP(例如，IA核心、通用连通性框架[common connectivity framework，CCF]、存储器子系统)内部，同一个时钟域也覆盖了跨整个区域的多个网络。这多个网络受到设备的WID以及管芯与管芯之间的变化(die
‑
to
‑
die variation，D2D)的影响。这种变化可导致时钟偏斜。
[0015]为了克服这种变化，在时钟网络的根部(例如，分歧点[point of divergence，POD])有补偿器延迟线，在启动时这些延迟线被调谐，以最小化不同区域中的时钟偏斜，如图1所示。
[0016]图1图示了示范性基本时钟结构100。基本时钟结构100包括时钟源110、补偿器120、第一时钟网络130、第二时钟网络140、以及相位检测器150。
[0017]时钟源110接收参考时钟并且产生时钟信号。时钟源110将时钟信号输出到补偿器120。
[0018]补偿器120从时钟源110接收时钟信号。补偿器120基于从相位检测器150接收到的相位检测器输出，对时钟信号进行补偿。
[0019]补偿器120包括标准数目的输出线，例如六条。补偿器120的输出线之一将第一时钟源信号输出到第一时钟网络130的输入。补偿器120的另一条输出线将第二时钟源信号输出到第二时钟网络140的输入。从而，补偿器120是基本时钟结构100的分歧点。补偿器120的六条输出线中的其余四条没有被连接。
[0020]第一时钟网络130从补偿器120接收第一时钟源信号并且将第一时钟源信号分配到第一区域。第二时钟网络140从补偿器120接收第二时钟源信号并且将第二时钟源信号分配到第二区域。
[0021]第一时钟网络130输出反馈时钟信号到时钟源110。
[0022]第一时钟网络130还输出参考信号到相位检测器150的输入。第二时钟网络140输出反馈信号到相位检测器150的输入。
[0023]相位检测器150检测参考信号和反馈信号之间的相位差以产生相位检测器输出。
相位检测器150输出相位检测器输出到补偿器120。
[0024]一旦补偿完成，就通过读取可调谐延迟线补偿器代码来将补偿器120也用于偏斜监视。
[0025]传统的补偿器有几个缺点。例如，传统的补偿器在单个硬知识产权(hard intellectual property，HIP)单元中包含几条(例如，六条)可调谐延迟线，这些延迟线为散布在数千微米的所有时钟结构服务。从而，系统可能将大量的表面积专用于HIP单元，即使不是所有的六条延迟线都被使用。
[0026]此外，传统的补偿器逻辑不包括公共寄存器接口(common register interface，CRI)控制器或者边带(sideband，SB)逻辑。因此，补偿器被放置在靠近集成CRI控制器的块之处。在许多实现方式中，这个块是锁相环(phase
‑
locked loop，PLL)。
[0027]这种补偿器放置不利地将补偿器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：利用第一延迟线至少部分地基于第一时钟源信号产生第一输出，所述第一时钟源信号至少部分地基于时钟信号；利用第一时钟脊柱产生全局参考时钟信号，所述全局参考时钟信号至少部分地基于所述第一输出；利用第二延迟线至少部分地基于第二时钟源信号产生第二输出，所述第二时钟源信号至少部分地基于所述时钟信号；利用第二时钟脊柱产生全局反馈时钟信号，所述全局反馈时钟信号至少部分地基于所述第二输出；并且检测所述全局参考时钟信号和所述全局反馈时钟信号之间的相位差以产生全局相位检测器输出，其中，所述第二时钟源信号是至少部分地基于所述全局相位检测器输出而被控制的。2.如权利要求1所述的方法，其中，所述第二延迟线接收所述全局相位检测器输出。3.如权利要求1所述的方法，还包括：利用第三延迟线至少部分地基于所述第一时钟源信号产生第三输出；利用第三时钟脊柱至少部分地基于所述第三输出产生局部反馈信号；并且检测局部参考信号和所述局部反馈信号之间的相位差以产生局部相位检测器输出，其中，所述第一时钟脊柱产生所述局部参考信号。4.如权利要求3所述的方法，其中，所述第三延迟线接收所述局部相位检测器输出。5.如权利要求1所述的方法，还包括：利用锁相环至少部分地基于参考时钟和反馈时钟信号生成所述时钟信号；并且利用所述第一时钟脊柱产生所述反馈时钟信号。6.如权利要求1所述的方法，还包括：利用第一全局延迟线至少部分地基于所述时钟信号输出所述第一时钟源信号；并且利用第二全局延迟线至少部分地基于所述时钟信号输出所述第二时钟源信号。7.如权利要求6所述的方法，其中，所述第二全局延迟线接收所述全局相位检测器输出。8.如权利要求1所述的方法，还包括：至少部分地基于所述全局相位检测器输出，利用单元控制所述第二延迟线。9.如权利要求8所述的方法，其中，所述单元包括有限状态机。10.如权利要求3所述的方法，还包括：利用第四延迟线接收所述第二时钟源信号并且产生第四输出；利用第四时钟脊柱接收所述第四输出并且产生第二局部反馈信号；并且利用第二局部相位检测器检测第二局部参考信号和所述第二局部反馈信号之间的相位差以产生第二局部相位检测器输出，其中，所述第三时钟脊柱产生所述第二局部参考信号。11.如权利要求10所述的方法，其中，所述第四延迟线接收所述第二局部相位检测器输出。12.一种包括代码的机器可读介质，所述代码在被执行时使机器执行如权利要求1
‑
11
中任一项所述的方法。13.一种装置，包括：时钟源，被配置为输出时钟信号；第一延迟线，来接收第一时钟源信号并且产生第一输出，所述第一时钟源信号至少部分地基于所述时钟信号；第一时钟脊柱，其接收所述第一输出并且产生全局参考时钟信号；第二延迟线，来接收第二时钟源信号并且产生第二输出，所述第二时钟源信号至少部分地基于所述时钟信号；第二时钟脊...

【专利技术属性】
技术研发人员：爱丽儿，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：