一种利用静电纺丝制备图形化衬底的方法及图形化衬底技术

本发明专利技术实施例公开了一种利用静电纺丝制备图形化衬底的方法及图形化衬底。该利用静电纺丝制备图形化衬底的方法包括：采用静电纺丝工艺在基底上形成静电纺丝框架，静电纺丝框架包括多条丝状结构，相邻丝状结构之间存在间隙；以静电纺丝框架作为掩膜，在相邻丝状结构之间的间隙中形成图形微结构或掩膜图形；去除静电纺丝框架，保留基底上的图形微结构，形成图形化复合衬底，或者，保留基底上的掩膜图形，再以掩膜图形作为掩膜在基底上形成图形微结构，形成图形化衬底。本发明专利技术实施例解决了传统方法不能保证图形化衬底的质量，较难实现纳米级别的图形化衬底的问题，实现了低成本高精度的加工效益。的加工效益。的加工效益。

【技术实现步骤摘要】
一种利用静电纺丝制备图形化衬底的方法及图形化衬底


[0001]本专利技术实施例涉及半导体
，尤其涉及一种利用静电纺丝制备图形化衬底的方法及图形化衬底。

技术介绍

[0002]随着近两年芯片市场的品质竞争愈演愈烈，提高品质已经势在必行，特别是重要原物料图形化衬底将起到关键作用，因此国内企业开始思考通过技术层面的提升，在产品的制备方法上进一步改善，以提高产品的品质。
[0003]现有技术通常在蓝宝石衬底上镀SiO2膜层，并在SiO2膜层上涂覆光刻胶，通过曝光显影形成光刻胶柱，然后采用一步刻蚀法形成复合衬底。
[0004]但是这种方法存在以下缺点：首先，加工技术复杂且成本较高；其次，需要刻蚀才能得到图形化复合衬底，无法控制蓝宝石深度，有损坏C面的风险，不利于提高外延端的长晶质量，提高外延良率；最后，由于光刻板的加工精度需求较高，而且纳米级别的掩膜体图形，较难满足其胶柱的纵宽比，因此较难实现纳米级别的图形化衬底。

技术实现思路

[0005]本专利技术提供一种利用静电纺丝制备图形化衬底的方法及图形化衬底，以解决传统方法不能保证图形化衬底的质量，较难实现纳米级别的图形化衬底的问题。
[0006]第一方面，本专利技术实施例提供了一种利用静电纺丝制备图形化衬底的方法，包括：
[0007]采用静电纺丝工艺在基底上形成静电纺丝框架，所述静电纺丝框架包括多条丝状结构，相邻所述丝状结构之间存在间隙；
[0008]以所述静电纺丝框架作为掩膜，在相邻所述丝状结构之间的间隙中形成图形微结构或掩膜图形；
[0009]去除所述静电纺丝框架，保留所述基底上的所述图形微结构，形成图形化复合衬底，或者，保留所述基底上的所述掩膜图形，再以所述掩膜图形作为掩膜在所述基底上形成图形微结构，形成图形化衬底。
[0010]可选的，所述静电纺丝框架作为掩膜，在相邻所述丝状结构之间的间隙中形成图形微结构或掩膜图形，包括：
[0011]以所述静电纺丝框架作为掩膜，在所述基底上形成异质层，所述异质层包括位于相邻所述丝状结构之间的异质图形微结构；
[0012]去除所述静电纺丝框架，保留所述基底上的所述图形微结构，形成图形化复合衬底，包括：
[0013]去除所述静电纺丝框架，形成图形化复合衬底。
[0014]可选的，以所述静电纺丝框架作为掩膜，在所述基底上形成异质层，包括：
[0015]采用等离子体增强化学气相沉积工艺沉积所述异质层，或者，采用溶胶凝胶法涂覆异质凝胶，缩聚形成所述异质层。
[0016]可选的，当采用等离子体增强化学气相沉积工艺沉积所述异质层时，采用静电纺丝工艺在基底上形成静电纺丝框架，包括：
[0017]采用静电纺丝工艺，在所述基底上形成软化温度高于等离子体增强化学气相沉积工艺工作温度的所述静电纺丝框架。
[0018]可选的，所述异质层的厚度小于或等于所述静电纺丝框架的高度。
[0019]可选的，采用静电纺丝工艺在基底上形成静电纺丝框架，包括：
[0020]采用静电纺丝工艺在所述基底上形成相邻所述丝状结构之间的间隙为0.5～3μm的静电纺丝框架；
[0021]以所述静电纺丝框架作为掩膜，在所述基底上形成异质层，包括：
[0022]以所述静电纺丝框架作为掩膜，在相邻所述丝状结构之间形成中空的异质图形微结构。
[0023]可选的，以所述静电纺丝框架作为掩膜，在相邻所述丝状结构之间的间隙中形成图形微结构或掩膜图形，包括：
[0024]以所述静电纺丝框架作为掩膜，在所述基底上形成光刻胶层，所述光刻胶层包括位于相邻所述丝状结构之间的光刻胶掩膜结构；
[0025]去除所述静电纺丝框架，保留所述基底上的所述掩膜图形，再以所述掩膜图形作为掩膜在所述基底上形成图形微结构，形成图形化衬底，包括：
[0026]去除所述静电纺丝框架，保留所述基底上的所述光刻胶掩膜结构；
[0027]以所述光刻胶掩膜结构为掩膜，对所述基底的表面进行图形化，形成图形化衬底。
[0028]可选的，采用静电纺丝工艺在基底上形成静电纺丝框架，包括：
[0029]采用静电纺丝工艺，在所述基底上形成多个依次层叠的所述静电纺丝框架，形成目标静电纺丝框架，所述目标静电纺丝框架与目标图形微结构形状互补。
[0030]可选的，采用静电纺丝工艺在基底上形成静电纺丝框架，包括：
[0031]采用静电纺丝工艺，在所述基底上形成水溶性或脂溶性的静电纺丝框架；
[0032]去除所述静电纺丝框架，包括：
[0033]利用水或有机溶剂溶解所述静电纺丝框架。
[0034]可选的，采用静电纺丝工艺，在所述基底上形成水溶性或脂溶性的静电纺丝框架之前，还包括：
[0035]制备水溶性或脂溶性的高分子流体纺丝液。
[0036]第二方面，本专利技术实施例还提供了一种图形化衬底，采用如本专利技术第一方面任一项所述的利用静电纺丝制备图形化衬底的方法制备而成。
[0037]本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法及图形化衬底，通过采用静电纺丝工艺在基底上形成静电纺丝框架，静电纺丝框架包括多条丝状结构，相邻丝状结构之间存在间隙；以静电纺丝框架作为掩膜，在相邻丝状结构之间的间隙中形成图形微结构或掩膜图形；去除静电纺丝框架，保留基底上的图形微结构，形成图形化复合衬底，或者，使用匀胶“光刻胶”的方法，形成掩膜图形，保留基底上的掩膜图形，再以掩膜图形作为掩膜在基底上形成图形微结构，形成图形化衬底。本专利技术实施例解决了传统方法不能保证图形化衬底的质量，较难实现纳米级别的图形化衬底的问题，不需通过刻蚀即可得到图形化复合衬底，且该结构为无深度图形结构，有利于外延后的出光效率，由于不经过刻
蚀，C面未经损坏，其状态更佳，有利于提高外延端的长晶质量，提高外延良率，同时可以通过控制静电纺丝纤维的直径来调整图形的周期及其尺寸，进而实现纳米级别的图形化衬底。
附图说明
[0038]图1是本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法流程图；
[0039]图2是本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法的结构流程图；
[0040]图3是本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法的结构流程图；
[0041]图4是本专利技术另一实施例提供的一种利用静电纺丝制备图形化衬底的方法流程图；
[0042]图5是本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法流程图；
[0043]图6是本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法的结构流程图；
[0044]图7是本专利技术实施例提供的一种利用静电纺丝制备图形化衬底的方法流程图；
[0045]图8是本专利技术实施例提供的一种图形化复合衬底的结构图；
[0046]图9是本专利技术实施例提供的另一种图形化衬底的结构图。
具体实施方式
[0047]下面结合附图和实施例对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种利用静电纺丝制备图形化衬底的方法，其特征在于，包括：采用静电纺丝工艺在基底上形成静电纺丝框架，所述静电纺丝框架包括多条丝状结构，相邻所述丝状结构之间存在间隙；以所述静电纺丝框架作为掩膜，在相邻所述丝状结构之间的间隙中形成图形微结构或掩膜图形；去除所述静电纺丝框架，保留所述基底上的所述图形微结构，形成图形化复合衬底，或者，保留所述基底上的所述掩膜图形，再以所述掩膜图形作为掩膜在所述基底上形成图形微结构，形成图形化衬底。2.根据权利要求1所述的方法，其特征在于，以所述静电纺丝框架作为掩膜，在相邻所述丝状结构之间的间隙中形成图形微结构或掩膜图形，包括：以所述静电纺丝框架作为掩膜，在所述基底上形成异质层，所述异质层包括位于相邻所述丝状结构之间的异质图形微结构；去除所述静电纺丝框架，保留所述基底上的所述图形微结构，形成图形化复合衬底，包括：去除所述静电纺丝框架，形成图形化复合衬底。3.根据权利要求2所述的方法，其特征在于，以所述静电纺丝框架作为掩膜，在所述基底上形成异质层，包括：采用等离子体增强化学气相沉积工艺沉积所述异质层，或者，采用溶胶凝胶法涂覆异质凝胶，缩聚形成所述异质层。4.根据权利要求3所述的方法，其特征在于，当采用等离子体增强化学气相沉积工艺沉积所述异质层时，采用静电纺丝工艺在基底上形成静电纺丝框架，包括：采用静电纺丝工艺，在所述基底上形成软化温度高于等离子体增强化学气相沉积工艺工作温度的所述静电纺丝框架。5.根据权利要求2所述的方法，其特征在于，所述异质层的厚度小于或等于所述静电纺丝框架的高度。6.根据权利要求2所述的方法，其特征在于，采用静电纺丝工艺在基底上形成静电纺丝框架，包括：采用静电纺丝工艺在所述基底上形成相邻...

【专利技术属性】
技术研发人员：卢建航，王子荣，曾广艺，张锦宏，康凯，
申请(专利权)人：广东中图半导体科技股份有限公司，
类型：发明
国别省市：