一种浅槽隔离结构制备方法技术

本发明专利技术提供一种浅槽隔离结构制备方法，所述制备方法包括：提供一中间结构，于所述中间结构上表面形成掩膜层；于所述掩膜层上表面形成研磨停止层，所述研磨停止层包括氮氧化硅层；于所述研磨停止层上表面形成具有开口图形的光刻胶层；基于所述开口图形在所述中间结构中形成沟槽，并填充所述沟槽形成隔离层；基于所述研磨停止层采用化学机械研磨工艺平坦化所述隔离层；刻蚀去除所述研磨停止层及所述掩膜层，制备得到所述浅槽隔离结构。本发明专利技术提供的浅槽隔离结构制备方法能够解决现有浅槽隔离结构制备工艺中执行化学机械研磨工艺会产生蝶形缺陷，造成器件短路的问题。造成器件短路的问题。造成器件短路的问题。

【技术实现步骤摘要】
一种浅槽隔离结构制备方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种浅槽隔离结构制备方法。

技术介绍

[0002]LCD和LED屏幕驱动芯片采用HV
‑
CMOS（High
‑
Voltage CMOS，即高压CMOS器件，通常是耐压40V以上）器件，这类器件的特点是耐高压，能驱动高压信号；其特点也决定了HV
‑
CMOS器件对隔离制程的高要求。
[0003]STI（Shallow Trench Isolation，浅槽隔离）隔离技术是采用HDP CVD（高密度等离子体化学气相沉积工艺）的方法在形成的沟槽里填充厚厚的SiO2，形成浅槽隔离结构。
[0004]在现有的浅槽隔离结构的制备工艺流程中，需要首先使用光刻
‑
刻蚀工艺形成沟槽，光刻采用的硬掩膜层通常为氮化硅层，在形成沟槽并沉积了SiO2后，需要采用CMP（化学机械抛光工艺）工艺来使得器件表面平坦化，CMP工艺以硬掩膜层作为研磨停止层，但由于氮化物（氮化硅层）的硬度较大，相对来说SiO2的研磨速率更高，因此CMP会有一定量的碟形缺陷（Dishing），这对于CMP制程来说是不可避免的缺陷，CMP制程中如果发生严重的碟形缺陷就会造成后续多晶硅栅在有源区边缘有残留，导致电路短路。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种浅槽隔离结构制备方法，用于解决现有浅槽隔离结构制备工艺中执行化学机械研磨工艺会产生蝶形缺陷，造成器件短路的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种浅槽隔离结构制备方法，所述制备方法包括：S1），提供一中间结构，于所述中间结构上表面形成掩膜层；S2），于所述掩膜层上表面形成研磨停止层，所述研磨停止层包括氮氧化硅层；S3），于所述研磨停止层上表面形成具有开口图形的光刻胶层；S4），基于所述开口图形在所述中间结构中形成沟槽，并填充所述沟槽形成隔离层；S5），基于所述研磨停止层采用化学机械研磨工艺平坦化所述隔离层；S6），刻蚀去除所述研磨停止层及所述掩膜层，制备得到所述浅槽隔离结构。
[0007]可选地，形成所述掩膜层之前，所述S1）中还包括于所述中间结构上表面形成衬垫氧化层的步骤。
[0008]可选地，所述S6）中，以所述衬垫氧化层为刻蚀停止层，刻蚀去除所述研磨停止层及所述掩膜层。
[0009]可选地，所述S4）中，形成所述沟槽的步骤包括：以所述衬垫氧化层为刻蚀停止层，基于所述开口图形刻蚀去除所述研磨停止层及所述掩膜层；
湿法刻蚀去除所述光刻胶层；基于所述开口图形刻蚀所述中间结构形成所述沟槽。
[0010]可选地，所述S4）中，形成所述隔离层的方法包括：于所述沟槽的内壁形成缓冲氧化层；于所述沟槽内沉积绝缘材料形成所述隔离层。
[0011]可选地，所述S4）中，沉积绝缘材料形成所述隔离层后，形成所述隔离层的方法还包括对所述隔离层进行退火的步骤。
[0012]可选地，采用等离子体增强化学气相沉积工艺形成所述研磨停止层。
[0013]可选地，所述研磨停止层的厚度介于550
ꢀÅꢀ
~650
ꢀÅ
。
[0014]可选地，采用低压力化学气相沉积工艺形成所述掩膜层。
[0015]可选地，所述掩膜层厚度介于1300
ꢀÅꢀ
~1500
ꢀÅ
。
[0016]如上所述，本专利技术的浅槽隔离结构制备方法，以氮氧化硅层作为光刻工艺中的抗反射层，同时以氮氧化硅层作为化学机械抛光工艺中的研磨停止层，利用氮氧化硅在相同条件下研磨速率比氮化硅研磨速率低的特性，有效减少研磨制程中的蝶形缺陷的产生，避免器件产生短路的情况，提高了器件的可靠性。
附图说明
[0017]图1显示为本专利技术所述的浅槽隔离结构制备方法的流程图。
[0018]图2显示为本专利技术所述中间结构形成掩膜层后的结构示意图。
[0019]图3显示为本专利技术所述中间结构形成研磨停止层后的结构示意图。
[0020]图4显示为本专利技术所述中间结构形成光刻胶层后的结构示意图。
[0021]图5显示为本专利技术所述中间结构基于光刻胶层去除研磨停止层及掩膜层后的结构示意图。
[0022]图6显示为本专利技术所述中间结构形成沟槽后的结构示意图。
[0023]图7显示为本专利技术所述中间结构形成缓冲氧化层后的结构示意图。
[0024]图8显示为本专利技术所述中间结构形成隔离层后的结构示意图。
[0025]图9显示为本专利技术所述中间结构研磨后的结构示意图。
[0026]图10显示为本专利技术所述中间结构刻蚀去除研磨停止层及掩膜层后的结构示意图。
[0027]图11显示为本专利技术所述蝶形缺陷严重时位于晶圆边缘位置的浅槽隔离结构示意图。
[0028]图12显示为本专利技术所述蝶形缺陷严重时位于晶圆边缘位置的浅槽隔离结构形成多晶硅栅后的器件结构示意图。
[0029]图13显示为采用掩膜层作为研磨停止层时，位于晶圆边缘位置的氮氧化硅层被减薄去除时，位于晶圆不同位置处的氮氧化硅层的厚度。
[0030]图14显示为采用掩膜层作为研磨停止层时，研磨前后不同位置处隔离层的厚度数据统计图。
[0031]图15显示为采用本专利技术所述制备方法，研磨前后不同位置处隔离层的厚度数据统计图。
[0032]图16显示为采用本专利技术所述制备方法，晶圆中心位置处研磨后的电镜图。
[0033]图17显示为采用本专利技术所述制备方法，晶圆边缘位置处研磨后的电镜图。
[0034]组件标号说明10，浅槽隔离结构；11，中间结构；111，衬垫氧化层；12，掩膜层；13，研磨停止层；14，光刻胶层；15，隔离层；151，沟槽；152，缓冲氧化层；16，多晶硅栅层。
具体实施方式
[0035]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0036]请参阅图1至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0037]本实施例提供一种浅槽隔离结构10的制备方法，如图1所示，所述浅槽隔离结构10的制备方法包括：步骤S1）~步骤S6）。
[0038]步骤S1）：如图2所示，提供一中间结构11，于所述中间结构11上表面形成掩膜层12。
[0039]本实施例中，中间结构11通常为半导体衬底，半导体衬底的材料可以是单晶硅、锗硅或绝缘体上硅以制备MO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅槽隔离结构制备方法，其特征在于，所述制备方法包括：S1），提供一中间结构，于所述中间结构上表面形成掩膜层；S2），于所述掩膜层上表面形成研磨停止层，所述研磨停止层包括氮氧化硅层；S3），于所述研磨停止层上表面形成具有开口图形的光刻胶层；S4），基于所述开口图形在所述中间结构中形成沟槽，并填充所述沟槽形成隔离层；S5），基于所述研磨停止层采用化学机械研磨工艺平坦化所述隔离层；S6），刻蚀去除所述研磨停止层及所述掩膜层，制备得到所述浅槽隔离结构。2.根据权利要求1所述的浅槽隔离结构制备方法，其特征在于，形成所述掩膜层之前，所述S1）中还包括于所述中间结构上表面形成衬垫氧化层的步骤。3.根据权利要求2所述的浅槽隔离结构制备方法，其特征在于，所述S6）中，以所述衬垫氧化层为刻蚀停止层，刻蚀去除所述研磨停止层及所述掩膜层。4.根据权利要求2所述的浅槽隔离结构制备方法，其特征在于，所述S4）中，形成所述沟槽的步骤包括：以所述衬垫氧化层为刻蚀停止层，基于所述开口图形刻蚀去除所述研磨停止层及所述掩膜层；湿法刻蚀去除所述光刻胶...

【专利技术属性】
技术研发人员：周菲菲，詹衎，曾婵，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：