混合型ADC电路、芯片及模-数转换方法技术

本发明专利技术公开了一种混合型ADC电路、芯片及模

【技术实现步骤摘要】
混合型ADC电路、芯片及模
‑
数转换方法


[0001]本专利技术是关于集成电路领域，特别是关于一种混合型ADC电路、芯片及模
‑
数转换方法。

技术介绍

[0002]图1为现有的Σ
‑
Δ与逐次逼近模数转换器(SAR_ADC)相组合的混合型ADC电路，在模
‑
数转换的过程中，逐次逼近模数转换器一共需要执行4次采样和转换，即在初始时刻，由于积分器的输出残余误差未知，所以需要逐次逼近模数转换器对积分器的输出进行采样并转换，在积分器经过N次积分后，逐次逼近模数转换器则需再次对积分器的输出进行采样并转换，此为一阶段所要进行的2次转换。由于积分器需要对输入的差分信号进行反向交替采样，每次交替采样则对应一个阶段，所以则最起码需要两个阶段，进而需要执行4次采样和转换，增加了转换的功耗和时间。尤其Σ
‑
Δ的精度(即积分器的积分次数)在该混合结构ADC电路中的占比较少的情况，该问题尤为明显。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0004]本专利技术的目的在于提供一种混合型ADC电路、芯片及模
‑
数转换方法，其能够减少逐次逼近模数转换器对积分器输出的转换次数。
[0005]为实现上述目的，本专利技术的实施例提供了一种混合型ADC电路，包括：积分器、比较器和逐次逼近模数转换器，所述积分器包括：采样电路、运算放大器、第一积分电容、第二积分电容和控制电路。
[0006]其中，所述采样电路用于对差分信号进行采样而输出采样信号；
[0007]所述运算放大器的第一输入端和第二输入端与采样电路的输出端相连，所述第一积分电容的第一端与运算放大器的第一输入端相连，所述第一积分电容的第二端与运算放大器的第一输出端相连，所述第二积分电容的第一端与运算放大器的第二输入端相连，所述第二积分电容的第二端与运算放大器的第二输出端相连；
[0008]所述控制电路用于控制第一积分电容的第一端和第二端与电源电压之间、第二积分电容的第一端和第二端与电源电压之间、运算放大器的第一输出端与第一积分电容的第二端之间以及运算放大器的第二输出端与第二积分电容的第二端之间的连通和断开；
[0009]所述比较器与所述运算放大器的第一输出端和第二输出端相连，并输出对应的码流信号反馈至积分器的输入端；
[0010]所述逐次逼近模数转换器用于采样积分器在N次积分后输出的残余误差信号并进行模
‑
数转换而输出数字信号，N≥1。
[0011]在本专利技术的一个或多个实施例中，所述采样电路包括斩波单元、第一采样电容、第二采样电容、第一开关单元、第二开关单元和第三开关单元；
[0012]所述第一采样电容的第一端与斩波单元以及第一开关单元相连，所述第一开关单元同时与电源电压相连，所述第一采样电容的第二端与第二开关单元和第三开关单元相连，所述第二开关单元同时与共模电压相连，所述第三开关单元同时与运算放大器的输入端相连。
[0013]在本专利技术的一个或多个实施例中，所述斩波单元包括第一采样开关、第二采样开关、第三采样开关、第四采样开关，所述第一采样开关的第一端与第二采样开关的第一端相连形成第一输入端，所述第三采样开关的第一端与第四采样开关的第一端相连形成第二输入端，所述第一采样开关的第二端与第三采样开关的第二端相连且与第一采样电容的第一端相连，所述第二采样开关的第二端与第四采样开关的第二端相连且与第二采样电容的第一端相连；和/或
[0014]所述第一开关单元包括第五采样开关和第六采样开关，所述第五采样开关的第一端与第一采样电容的第一端相连，所述第五采样开关的第一端与第二采样电容的第一端相连，所述第五采样开关的第二端和第六采样开关的第二端与电源电压相连。
[0015]在本专利技术的一个或多个实施例中，所述第二开关单元包括第七采样开关和第八采样开关，所述第七采样开关的第一端与第一采样电容的第二端相连，所述第八采样开关的第一端与第二采样电容的第二端相连，所述第七采样开关的第二端和第八采样开关的第二端与共模电压相连；和/或
[0016]所述第三开关单元包括第九采样开关和第十采样开关，所述第九采样开关的第一端与第一采样电容的第二端相连，所述第十采样开关的第一端与第二采样电容的第二端相连，所述第九采样开关的第二端和第十采样开关的第二端与运算放大器的输入端相连。
[0017]在本专利技术的一个或多个实施例中，所述控制电路包括第一开关、第二开关、第三开关、第四开关、第五开关和第六开关；
[0018]所述第一开关的第一端与第一积分电容的第一端相连，所述第二开关的第一端与第一积分电容的第二端相连，所述第一开关的第二端和第二开关的第二端与电源电压相连；
[0019]所述第三开关的第一端与第二积分电容的第一端相连，所述第四开关的第一端与第二积分电容的第二端相连，所述第三开关的第二端和第四开关的第二端与电源电压相连；
[0020]所述第五开关的第一端与运算放大器的第一输出端相连，所述第五开关的第二端与第一积分电容的第二端、比较器的第一输入端以及逐次逼近模数转换器的第一输入端相连，所述第六开关的第一端与运算放大器的第二输出端相连，所述第六开关的第二端与第二积分电容的第二端、比较器的第二输入端以及逐次逼近模数转换器的第二输入端相连。
[0021]在本专利技术的一个或多个实施例中，所述积分器设置有n个，n≥2，所述逐次逼近模数转换器的输入端与第一积分器的输出端相连，所述逐次逼近模数转换器的输出端与第二积分器的输入端相连，所述比较器的输入端与第n积分器的输出端相连，所述比较器的输出端与第一积分器的输入端相连。
[0022]本专利技术还公开了一种芯片，包括所述的混合型ADC电路。
[0023]本专利技术还公开了一种模
‑
数转换方法，用于所述的混合型ADC电路，包括：
[0024]初始时刻，断开采样电路与第一积分电容、第二积分电容以及运算放大器之间的
连接，通过控制电路将第一积分电容与参考电压相连通以及将第二积分电容与参考电压相连通，同时通过控制电路断开运算放大器的输出端与第一积分电容之间的连接以及断开运算放大器的输出端与第二积分电容之间的连接；
[0025]在一个周期后，通过控制电路断开第一积分电容与参考电压的连接、断开第二积分电容与参考电压的连接、将运算放大器的输出端与第一积分电容相连通以及将运算放大器的输出端与第二积分电容相连通，并通过运算放大器输出初始残余误差信号；
[0026]通过比较器基于初始残余误差信号输出初始码流信号至积分器的输入端；
[0027]通过积分器对初始码流信号进行积分获得残余误差信号；
[0028]通过逐次逼近模数转换器采样积分器在N次积分后输出的总残余误差信号并进行模
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种混合型ADC电路，其特征在于，包括：积分器、比较器和逐次逼近模数转换器，所述积分器包括：采样电路、运算放大器、第一积分电容、第二积分电容和控制电路；其中，所述采样电路用于对差分信号进行采样而输出采样信号；所述运算放大器的第一输入端和第二输入端与采样电路的输出端相连，所述第一积分电容的第一端与运算放大器的第一输入端相连，所述第一积分电容的第二端与运算放大器的第一输出端相连，所述第二积分电容的第一端与运算放大器的第二输入端相连，所述第二积分电容的第二端与运算放大器的第二输出端相连；所述控制电路用于控制第一积分电容的第一端和第二端与参考电压之间、第二积分电容的第一端和第二端与参考电压之间、运算放大器的第一输出端与第一积分电容的第二端之间以及运算放大器的第二输出端与第二积分电容的第二端之间的连通和断开；所述比较器与所述运算放大器的第一输出端和第二输出端相连，并输出对应的码流信号反馈至积分器的输入端；所述逐次逼近模数转换器用于采样积分器在N次积分后输出的信号并进行模
‑
数转换而输出数字信号，N≥1。2.如权利要求1所述的混合型ADC电路，其特征在于，所述采样电路包括斩波单元、第一采样电容、第二采样电容、第一开关单元、第二开关单元和第三开关单元；所述第一采样电容的第一端与斩波单元以及第一开关单元相连，所述第一开关单元同时与电源电压相连，所述第一采样电容的第二端与第二开关单元和第三开关单元相连，所述第二开关单元同时与共模电压相连，所述第三开关单元同时与运算放大器的输入端相连。3.如权利要求2所述的混合型ADC电路，其特征在于，所述斩波单元包括第一采样开关、第二采样开关、第三采样开关、第四采样开关，所述第一采样开关的第一端与第二采样开关的第一端相连形成第一输入端，所述第三采样开关的第一端与第四采样开关的第一端相连形成第二输入端，所述第一采样开关的第二端与第三采样开关的第二端相连且与第一采样电容的第一端相连，所述第二采样开关的第二端与第四采样开关的第二端相连且与第二采样电容的第一端相连；和/或所述第一开关单元包括第五采样开关和第六采样开关，所述第五采样开关的第一端与第一采样电容的第一端相连，所述第五采样开关的第一端与第二采样电容的第一端相连，所述第五采样开关的第二端和第六采样开关的第二端与电源电压相连。4.如权利要求2所述的混合型ADC电路，其特征在于，所述第二开关单元包括第七采样开关和第八采样开关，所述第七采样开关的第一端与第一采样电容的第二端相连，所述第八采样开关的第一端与第二采样电容的第二端相连，所述第七采样开关的第二端和第八采样开关的第二端与共模电压相连；和/或所述第三开关单元包括第九采样开关和第十采样开关，所述第九采样开关的第一端与第一采样电容的第二端相连，所述第十采样开关的第一端与第二采样电容的第二端相连，所述第九采样开关的第二端和第十采样开关的第二端与运算放大器的输入端相连。5.如权利要求1所述的混合型ADC电路，其特征在于，所述控制电路包括第一开关、第二开关、第三开关、第四开关、第五开关和第六开关；所述第一开关的第一端与第一积分电容的第一端相连，所述第二开关的第一端与第
一积分电容的第二端相连，所述第一开关的第二端和第二开关的第二端与电源电压相连；所述第三开关的第一端与第二积分电容的第一端相连，所述第四开关的第一端与第二积分电容的第二端相连，所述第三开关的第二端和第四开关的第二端与电源电压相连；所述第五开关的第一端与运算放大器的第一输出端相连，所述第五开关的第二端与第一积分电容的第二端、比较器的第...

【专利技术属性】
技术研发人员：弋敏，曹骁飞，张睿，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：