一种地面终端测距板制造技术

本申请属于大尺度测距技术领域，公开了一种地面终端测距板，包括时钟模块、现场可编程逻辑门阵列模块和双混频测时模块；时钟模块用于向双混频测时模块提供时钟；双混频测时模块用于测量本地时钟和恢复时钟的相位差；现场可编程逻辑门阵列模块用于计算测距信息并输出；双混频测时模块包括两组混频测时子单元，混频测时子单元包括混频器、低通滤波器和放大器。本申请在本振与信号的频率差为几十kHz的同时，同等采样率下，实现更高精度的采样，需要的计数时钟频率更小，稳定性好，更容易满足采样通道幅度相位一致性，易于校准地面终端测距板的双混频测时模块的稳定性也得到提升，时钟相位差测量更精准，进而提高了大尺度测距结果的精度。精度。精度。

【技术实现步骤摘要】
一种地面终端测距板


[0001]本申请涉及大尺度测距
，尤其是涉及一种地面终端测距板。

技术介绍

[0002]目前，市场上的地面终端测距板，地面端将测距帧插入到上行信息帧格式中并产生开始测距脉冲信号，空中端捕获到测距帧后，将其插入到下行数传帧格式中下传，地面端捕获到测距帧后产生接收测距脉冲信号，在两脉冲之间使用高稳高频高精度的时钟进行计数实现大尺度的测距。
[0003]其中，残余距离测量采用的双混频测时模块，要求本振与信号的频率差为几十kHz，对本振以及信号的频率稳定度要求极高。若增大本振与信号的频率差，则会提高ADC采样率，器件选型无法满足。
[0004]针对上述中的相关技术，专利技术人发现现有的地面终端测距板存在有双混频测时模块稳定性较差，导致时钟相位差测量不精准，大尺度测距结果的精度较低的问题。

技术实现思路

[0005]为此，本申请的实施例提供了一种地面终端测距板，能够解决现有的地面终端测距板时钟相位差测量不精准而导致测距不精密的问题，具体技术方案内容如下：
[0006]一种地面终端测距板，包括时钟模块、现场可编程逻辑门阵列模块和双混频测时模块；
[0007]所述时钟模块用于向双混频测时模块提供时钟，所述时钟模块的输出端电连接所述双混频测时模块的输入端；
[0008]所述双混频测时模块用于测量本地时钟和恢复出的时钟之间的相位差，所述双混频测时模块的输出端电连接所述现场可编程逻辑门阵列模块的输入端；
[0009]所述现场可编程逻辑门阵列模块用于根据双混频测时模块测量出的时钟相位差计算测距信息并输出；
[0010]所述双混频测时模块包括两组混频测时子单元，所述混频测时子单元包括混频器、低通滤波器和放大器；
[0011]所述混频器的输入端电连接所述时钟模块的输出端，所述混频器的输出端电连接所述低通滤波器的输入端，所述低通滤波器的输出端电连接所述放大器的输入端，所述放大器的输出端通过双通道ADC端口电连接所述现场可编程逻辑门阵列模块的输入端。
[0012]优选的，所述时钟模块包括：时钟源子模块、缓冲器子模块和锁相环子模块；所述时钟源子模块用于为缓冲器子模块提供时钟源信号，所述时钟源子模块的输出端电连接所述缓冲器子模块的输入端；所述缓冲器子模块用于将时钟源子模块提供的时钟信号分路输出，所述缓冲器子模块的输出端电连接所述锁相环子模块的输入端；所述锁相环子模块用于为双混频测时模块提供小数分频，所述锁相环子模块的输出端电连接所述双混频测时模块的输入端。
[0013]优选的，所述时钟模块还包括时钟恢复子模块；所述时钟恢复子模块用于为双混频测时模块提供恢复后的时钟信号，所述时钟恢复子模块的输出端电连接所述双混频测时模块的输入端。
[0014]优选的，所述时钟模块还包括分频器子模块；所述分频器子模块用于降低所述锁相环子模块提供的时钟的频率，所述分频器子模块的输入端电连接所述锁相环子模块，所述分频器子模块的输出端电连接所述现场可编程逻辑门阵列模块的输入端。
[0015]优选的，所述时钟源子模块包括经GPS驯服的恒温晶体振荡器时钟子模块；所述经GPS驯服的恒温晶体振荡器时钟子模块用于稳定所述时钟源子模块的时钟树，所述经GPS驯服的恒温晶体振荡器时钟子模块的输出端电连接所述缓冲器子模块的输入端。
[0016]优选的，所述时钟模块还包括模数转换器子模块；所述模数转换器子模块用于转换所述双混频测时模块提供的信号，所述模数转换器子模块的输入端电连接所述双混频测时模块的输出端，所述模数转换器子模块的输出端电连接所述现场可编程逻辑门阵列模块的输入端；
[0017]所述模数转换器子模块包括型号为AD9650的模数转换器。
[0018]优选的，所述缓冲器子模块包括型号为LMK04828的缓冲器芯片。
[0019]优选的，所述锁相环子模块包括型号为LMX2594的芯片。
[0020]优选的，所述时钟恢复子模块包括型号为ADN2915ACP2的时钟恢复芯片。
[0021]优选的，所述分频器子模块包括型号为HMC988的分频器。
[0022]综上所述，与现有技术相比，本申请实施例提供的技术方案带来的有益效果至少包括：时钟模块用于为双混频测时模块提供时钟,所述双混频测时模块包括两组混频测时子单元，所述混频测时子单元包括：混频器、低通滤波器和放大器；通过混频器将高频信号的相位同步到低频信号上，然后通过低通滤波器和放大器对低频信号进行滤波和放大，满足双通道ADC端口的需求，在实现本振与信号的频率差为几十kHz的折中设计的同时，在同等采样率下，可以实现更高精度的采样，所需要的计数时钟频率更小，稳定性较佳，更容易满足采样通道的幅度相位一致性，易于校准，因此可以实现更高精度的时钟相位差测量，进而实现高精度的测距；最后，现场可编程逻辑门阵列模块用于生成测距信息并输出；进而一种地面终端测距板的双混频测时模块的稳定性得到提升，使得时钟相位差测量更精准，提高了大尺度测距结果的精度。
附图说明
[0023]图1是本申请一实施例提供的地面终端测距板模块结构框图。
[0024]图2是本申请一实施例提供的双混频测时模块结构框图。
具体实施方式
[0025]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0026]下面结合说明书附图对本申请实施例作进一步详细描述。
[0027]在本申请一实施例中，如图1所示，公开了一种地面终端测距板，包括时钟源模块、缓冲器芯片、时钟恢复芯片、分频器、锁相环模块、双混频测时模块、模数转换器、配置晶振、FPGA缓冲器和现场可编程逻辑门阵列(FPGA)模块。时钟源模块的输出端电连接缓冲器芯片的输入端，时钟源模块向缓冲器芯片传输10M的时钟信号；缓冲器芯片对时钟信号进行分路，其输出端电连接锁相环模块的输入端，以及现场可编程逻辑门阵列模块的输入端，现场可编程逻辑门阵列模块可以使用FLEX6000、FLEXl0K、ACEX等常用的FPGA测距芯片，缓冲器芯片给锁相环模块的线路传输3路96M的时钟信号，给现场可编程逻辑门阵列模块的线路传输1路96M的时钟信号和1路102.4M的时钟信号；锁相环模块和时钟恢复芯片的输出端电连接双混频测时模块的输入端；双混频测时模块的输出端电连接模数转换器的输入端，双混频测时模块给模数转换器传输20k的信号；模数转换器的输出端电连接现场可编程逻辑门阵列模块的输入端，模数转换器给现场可编程逻辑门阵列模块传输20k的信号；锁相环模块的输出端还电连接有分频器的输入端；分频器的输出端电连接有FPGA缓冲器的输入端，分频器给FPGA缓冲器传输155.925M的信号；FPGA缓冲器的输出端电连接可编本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种地面终端测距板，其特征在于，包括时钟模块、现场可编程逻辑门阵列模块和双混频测时模块；所述时钟模块用于向双混频测时模块提供时钟，所述时钟模块的输出端电连接所述双混频测时模块的输入端；所述双混频测时模块用于测量本地时钟和恢复出的时钟之间的相位差，所述双混频测时模块的输出端电连接所述现场可编程逻辑门阵列模块的输入端；所述现场可编程逻辑门阵列模块用于根据双混频测时模块测量出的时钟相位差计算测距信息并输出；所述双混频测时模块包括两组混频测时子单元，所述混频测时子单元包括混频器、低通滤波器和放大器；所述混频器的输入端电连接所述时钟模块的输出端，所述混频器的输出端电连接所述低通滤波器的输入端，所述低通滤波器的输出端电连接所述放大器的输入端，所述放大器的输出端通过双通道ADC端口电连接所述现场可编程逻辑门阵列模块的输入端。2.如权利要求1所述的地面终端测距板，其特征在于，所述时钟模块包括：时钟源子模块、缓冲器子模块和锁相环子模块；所述时钟源子模块用于为缓冲器子模块提供时钟源信号，所述时钟源子模块的输出端电连接所述缓冲器子模块的输入端；所述缓冲器子模块用于将时钟源子模块提供的时钟信号分路输出，所述缓冲器子模块的输出端电连接所述锁相环子模块的输入端；所述锁相环子模块用于为双混频测时模块提供小数分频，所述锁相环子模块的输出端电连接所述双混频测时模块的输入端。3.如权利要求2所述的地面终端测距板，其特征在于，所述时钟模块还包括时钟恢复子模块；所述时钟恢复子模块用于为双混频测时模块提供恢复后的时钟信号，所述时钟恢复子模块的输出端电连接所述双混频...

【专利技术属性】
技术研发人员：曾伟刚，郭富林，邹进，杨军红，刘浩，陈振安，张宇驰，
申请(专利权)人：广东粤港澳大湾区硬科技创新研究院，
类型：新型
国别省市：