共模反馈电路制造技术

本申请提供了一种共模反馈电路，包括：第一差分模块，电连接至一供电电源，其第一及第二输出端分别输出第一及第二差分信号；第二差分模块，电连接至所述供电电源，其第一及第二输入端分别接收第一及第二差分信号，其第一及第二输出端分别输出第三及第四差分信号；反馈模块，包括：源跟随器及比较单元，源跟随器接收所述第三、第四差分信号、及一共模信号并输出第一及第二输出信号，比较单元根据所述第一及第二输出信号于其输出端输出一反馈信号至所述第一及第二差分模块，以稳定所述第三及第四差分信号。上述技术方案，简化了共模反馈的电路设计且能够满足传统高带宽全差分放大器中共模结构存在的稳定性要求。共模结构存在的稳定性要求。共模结构存在的稳定性要求。

【技术实现步骤摘要】
共模反馈电路


[0001]本申请涉及电路制造领域，尤其涉及一种共模反馈电路。

技术介绍

[0002]霍尔传感器应用中霍尔信号微弱只有uV级别的输出信号，为了抑制电源和共模对有效输出信号的干扰，一般采用全差分放大器对霍尔信号进行采集和放大。
[0003]图1是现有技术中共模反馈电路的示意图。如图1所示，传统的全差分二级运放的共模反馈电路由外部电源VDD供电，第一差分电路11接收偏置电压Vbias，并通过第一晶体管M1接收第输入电压Vin、第二晶体管M2接收第二输入电压Vip，通过第二差分电路12的第四晶体管M4及第五晶体管M5接收所述第一差分电路11的输出电压，再采用电阻R1及电阻R2检测结合接收一基准电压VREF的误差放大器A将输出电压Vo分别反馈至第一级电流源M6和第二级电流源M7，以对霍尔信号进行采集和放大。但是，该电路的电阻R1及电阻R2的取值较敏感，电阻R1及电阻R2的阻值大时影响输出瞬态特性，阻值小影响输出等效阻抗，并且由于第一输出电压Voutn的反馈通路经过第三晶体管M3、第一晶体管M1、第四晶体管M4，第二输出电压Voutp的反馈通路经过第三晶体管M3、第二晶体管M2、第五晶体管M5，导致电路中的频率补偿存在一定的复杂度。
[0004]因此，提供一种能够满足传统高带宽全差分放大器中共模结构存在的稳定性要求的共模反馈电路是亟需解决的技术问题。

技术实现思路

[0005]本申请所要解决的技术问题是提供一种共模反馈电路，以够满足传统高带宽全差分放大器中共模结构存在的稳定性要求。
[0006]为了解决上述问题，本申请提供了一种共模反馈电路，包括：第一差分模块，电连接至一供电电源，其第一输出端及第二输出端分别输出第一差分信号及第二差分信号；第二差分模块，电连接至所述供电电源，其第一输入端接收所述第一差分信号，其第二输入端接收所述第二差分信号，其第一输出端及第二输出端分别输出第三差分信号及第四差分信号；反馈模块，包括：源跟随器及比较单元，所述源跟随器接收所述第三差分信号、第四差分信号、及一共模信号并输出第一输出信号及第二输出信号，所述比较单元根据所述第一输出信号及第二输出信号于其输出端输出一反馈信号至所述第一差分模块及所述第二差分模块，以稳定所述第三差分信号及第四差分信号。
[0007]在一些实施例中，所述第一差分模块包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、及第三NMOS晶体管；所述第一PMOS晶体管及第二PMOS晶体管的栅极均接收一基准电压，源极连接至所述供电电源；所述第一NMOS晶体管的栅极接收一第一输入信号，源极连接至所述第一PMOS晶体管的漏极并作为所述第一差分模块的第一输出端；所述第二NMOS晶体管的栅极接收一第二输入信号，源极连接至所述第二PMOS晶体管的漏极并作为所述第一差分模块的第二输出端；所述第三NMOS晶体管的源极连接至所述第
一NMOS晶体管及所述第二NMOS晶体管的漏极，其漏极连接至一公共电压端，其栅极连接至所述反馈模块的输出端。
[0008]在一些实施例中，所述第二差分模块包括：第一电流源、第三PMOS晶体管、第四PMOS晶体管、第四NMOS晶体管、及第五NMOS晶体管；所述第一电流源的第一端连接至所述供电电源；所述第三PMOS晶体管及所述第四PMOS晶体管的栅极分别连接至所述第一差分模块的第一输出端及第二输出端，源极共同连接至所述第一电流源的第二端；所述第四PMOS晶体管的栅极连接至所述第一差分模块的第二输出端，源极连接至所述第一电流源的第二端；所述第四NMOS晶体管的栅极连接至所述反馈模块的输出端，漏极连接至一公共电压端，源极连接至所述第三PMOS晶体管的漏极并输出第三差分信号；所述第五NMOS晶体管的栅极连接至所述反馈模块的输出端，漏极连接至所述公共电压端，源极连接至所述第四PMOS晶体管的漏极并输出第四差分信号。
[0009]在一些实施例中，所述源跟随器包括：差模信号单元及共模信号单元，所述差模信号单元接收所述第三差分信号、第四差分信号及一稳流信号并于其输出端输出第一输出信号至所述比较单元的第一输入端，所述共模信号单元接收一共模信号及所述稳流信号并于其输出端输出第二输出信号至所述比较单元的第二输入端。
[0010]在一些实施例中，所述差模信号单元包括：第六NMOS晶体管、第七NMOS晶体管、及第八NMOS晶体管；所述第六NMOS晶体管的栅极接收所述第三差分信号，所述第七NMOS晶体管的栅极接收所述第四差分信号；所述第六NMOS晶体管及第七NMOS晶体管的源极均连接至所述电源电压，漏极均连接至所述第八NMOS晶体管的源极并作为所述差模信号单元的输出端；所述第八NMOS晶体管的栅极接收所述稳流信号，漏极连接至所述公共电压端。
[0011]在一些实施例中，所述共模信号单元包括：第九NMOS晶体管及第十NMOS晶体管；所述第九NMOS晶体管的栅极接收所述共模信号，源极连接至所述供电电源；所述第十NMOS晶体管的栅极接收所述稳流信号，漏极连接至所述公共电压端，源极连接至所述第九NMOS晶体管的漏极并作为所述共模信号单元的输出端。
[0012]在一些实施例中，所述源跟随器还包括：稳流单元，用于产生并输出所述稳流信号至所述差模信号单元及共模信号单元。
[0013]在一些实施例中，所述稳流单元包括：第二电流源及第十一NMOS晶体管；所述第二电流源的第一端连接至所述供电电源；所述第十一NMOS晶体管的栅极与其源极短接后连接至所述第二电流源的第二端并作为所述稳流单元的输出端，漏极连接至所述公共电压端。
[0014]在一些实施例中，所述比较单元包括比较器，所述比较器的第一输入端接收所述第一输出信号，第二输入端接收所述第二输出信号，并根据所述第一输出信号及所述第二输出信号的比较结果输出所述反馈信号。
[0015]上述技术方案，通过所述源跟随器接收所述第三差分信号、第四差分信号、及一共模信号并输出第一输出信号及第二输出信号，所述比较单元根据所述第一输出信号及第二输出信号于其输出端输出一反馈信号至所述第一差分模块及所述第二差分模块，简化了所述共模反馈电路的电路设计且能够满足传统高带宽全差分放大器中共模结构存在的稳定性要求。
[0016]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但
在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
[0017]为了更清楚地说明本申请实施例的技术方案，下面将对本申请的实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1是现有技术中共模反馈电路的示意图；
[0019]图2是本申请一实施例中共模反馈电路的示意图。
具体实施方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种共模反馈电路，其特征在于，包括：第一差分模块，电连接至一供电电源，其第一输出端及第二输出端分别输出第一差分信号及第二差分信号；第二差分模块，电连接至所述供电电源，其第一输入端接收所述第一差分信号，其第二输入端接收所述第二差分信号，其第一输出端及第二输出端分别输出第三差分信号及第四差分信号；反馈模块，包括：源跟随器及比较单元，所述源跟随器接收所述第三差分信号、第四差分信号、及一共模信号并输出第一输出信号及第二输出信号，所述比较单元根据所述第一输出信号及第二输出信号于其输出端输出一反馈信号至所述第一差分模块及所述第二差分模块，以稳定所述第三差分信号及第四差分信号。2.根据权利要求1所述的共模反馈电路，其特征在于，所述第一差分模块包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、及第三NMOS晶体管；所述第一PMOS晶体管及第二PMOS晶体管的栅极均接收一基准电压，源极均连接至所述供电电源；所述第一NMOS晶体管的栅极接收一第一输入信号，源极连接至所述第一PMOS晶体管的漏极并作为所述第一差分模块的第一输出端；所述第二NMOS晶体管的栅极接收一第二输入信号，源极连接至所述第二PMOS晶体管的漏极并作为所述第一差分模块的第二输出端；所述第三NMOS晶体管的源极连接至所述第一NMOS晶体管及所述第二NMOS晶体管的漏极，其漏极连接至一公共电压端，其栅极连接至所述反馈模块的输出端。3.根据权利要求1所述的共模反馈电路，其特征在于，所述第二差分模块包括：第一电流源、第三PMOS晶体管、第四PMOS晶体管、第四NMOS晶体管、及第五NMOS晶体管；所述第一电流源的第一端连接至所述供电电源；所述第三PMOS晶体管的栅极连接至所述第一差分模块的第一输出端，源极连接至所述第一电流源的第二端；所述第四PMOS晶体管的栅极连接至所述第一差分模块的第二输出端，源极连接至所述第一电流源的第二端；所述第四NMOS晶体管的栅极连接至所述反馈模块的输出端，漏极连接至一公共电压端，源极连接至所述第三PMOS晶体管的漏极并输出第三差分信号；所述第五NMOS晶体管的栅极连接至所述反馈模块的...

【专利技术属性】
技术研发人员：陈愿勇，
申请(专利权)人：上海兴感半导体有限公司，
类型：发明
国别省市：