一种可控制上拉电平的一线通电路制造技术

本实用新型专利技术公开了一种可控制上拉电平的一线通电路，包括上拉控制电路，上拉控制电路串联依次连接一线通输出电路与一线通输入电路，上拉控制电路中设有三极管与MOS串联，一线通输出电路与一线通输入电路均设有光耦，通过设置光耦元件可以确保一线通电路与其他电路相连接时实现电气隔离，提高电路的安全性，在一线通电路内设置上拉控制电路能够实现可控上拉，实现多种通信方式。实现多种通信方式。实现多种通信方式。

【技术实现步骤摘要】
一种可控制上拉电平的一线通电路


[0001]本技术涉及一种上拉电路，尤其涉及一种可控制上拉电平的一线通电路。

技术介绍

[0002]上拉应用作为输入/输出接口(Input/Output，以下简称IO)电路的常用特性，已经越来越多的被应用到IO电路中以提供IO电路的输入/输出高电平值。在典型的IO电路中，IO端口(PAD)电平通常是小于IO电源的电平值(VDDIO)的，上拉电路一般连接在IO端口PAD的输入侧，将IO端口信号的电平值上拉至与IO电路的IO电源的电平值相等。但是常规的上拉电路均是通过上拉电阻实现电平上拉，无法自主决定是否需要上拉，所以急需一种可控的上拉电路
[0003]中国专利文献CN200480040470.5公开了一种“上拉电路”。采用了反馈电路的部件的运算放大器，使得上拉电路的输出等于参考电平输入。但是该上拉电路无法做到可控上拉，可控性较差，并且无法与外接电路形成电气隔离，若其中一部分电路损坏容易造成整片电路的损坏。

技术实现思路

[0004]本技术主要解决原有上拉电路无法自主控制上拉且不能实现电气隔离的技术问题，提供一种可控制上拉电平的一线通电路，通过三极管开关电路的方式实现一线通电路的可控上拉，三极管开关电路通过一个引脚实现一线通输出、一线通输入及插入检测三个功能，并且输入输出通过光耦进行电气隔离。
[0005]本技术的上述技术问题主要是通过下述技术方案得以解决的：包括上拉控制电路，所述上拉控制电路串联依次连接一线通输出电路与一线通输入电路，所述上拉控制电路中设有开关控制电路，所述一线通输出电路与一线通输入电路均设有光耦。本技术在用于通讯的IO口一线通电路外接了一个上拉控制电路，在上拉电路内设置一个三极管起到开关作用实现可控上拉，并且在一线通输入以及一线通输出电路中各设置一个光耦，确保内外两侧电路电气性能的隔离，保证整个电路的稳定性以及安全性。
[0006]作为优选，所述的所述上拉控制电路包括5V_Ctrl端口输入端，所述上拉控制电路包括5V_Ctrl输入端与开关控制电路，所述5V_Ctrl输入端连接电阻R3的一端与电阻R4的一端，所述电阻R4另一端接地，所述开关控制电路包括三极管Q2与MOS管Q1，所述电阻R3另一端连接三极管Q2的基极，所述三极管Q2的发射级接地，集电极分别连接电阻R1与MOS管Q1栅级，所述MOS管Q1的源级与电阻R1另一端均连接VCC端，所述MOS管Q1漏级经过电阻R2连接二极管D1。上拉控制电路中设置有三极管Q2，Q2起到开关作用控制，当5V_Ctrl端口输入高电位电平时，三极管Q2导通，三极管Q2导通后所连通的MOS管Q1与二极管D1均导通，OneLine节点施加一个高电平作用在电阻R6上实现上拉。
[0007]作为优选，所述的所述一线通输出电路包括光耦U1，所述光耦U1脚1依次连接电阻R5与VCC端,脚2连接OneLine Out端，脚3接地，脚4连接OneLine节点。一线通输出电电路一
端连接外部电路，一端连接上拉控制电路，两端电路之间通过光耦U1实现电气隔离，在一线通输出电路两端任意一侧电路发生损坏时也不会波及另一侧电路，提高整体电路的稳定性与安全性。
[0008]作为优选，所述的所述一线通输入电路包括光耦U2，所述光耦U2的脚4分别连接OneLine In端与电阻R7，脚3接地，脚1连接电阻R8，脚2连接电阻R6，所述电阻R7连接VCC端，所述电阻R8连接VCC。一线通输入电路一侧连接OneLine In输入端口、VCC电源端以及底GND端，另一端则是VCC端口以及连接电阻R6与OneLine，两端之间设有光耦U2,光耦U2将两端电路进行分隔开来，实现电气隔离，保护两端的电路安全。
[0009]作为优选，所述二极管D1连接OneLine节点。
[0010]作为优选，所述电阻R6连接OneLine节点。
[0011]作为优选，所述OneLine In端口外接一个检测电路。OneLine In端口外接检测电路，检测电路能够检测外接入的电平信号高低然后选择是否需要启动上拉控制电路进行上拉控制干涉。
[0012]本技术的有益效果是：
[0013]（1）在考虑一线通通信的同时，还保证了板内板外的电气性能隔离，保证了信号的稳定性和板子的安全性。
[0014]（2）可控上拉的方案，可以使该一线通电路既能做到强上拉，又能做到由外部电路上拉的两种上拉方式，同时可以做到接入检测的功能。
附图说明
[0015]图1是本技术的一种可控制上拉电平的一线通电路总图。
[0016]图中1.上拉控制电路，2.一线通输出电路，3.一线通输入电路 。
具体实施方式
[0017]下面通过实施例，并结合附图，对本技术的技术方案作进一步具体的说明。
[0018]实施例：本实施例的一种可控制上拉电平的一线通电路，如图1所示，一线通上拉控制电路中包括上拉控制电路1、一线通输出电路2、一线通输入电路3，在上拉控制电路中设置三极管作为开关元件，三极管的导通与否可以控制
[0019]OneLine节点口的电平。上拉控制电路1中从5V_Ctrl端口并联电阻R3的一端与电阻R4的一端，电阻R3的另一端连接三极管Q2基极，电阻R4的另一端分别连接GND与三极管Q2的发射级，三极管Q2的集电极分别连接电阻R1的一端与MOS管Q1的栅极，MOS的源级与电阻R1的另一端均连接至电源VCC，MOS管漏级连接电阻R2的一端，电阻R2的另一端连接二极管D1的一端，二极管D1的另一端连接至OneLine节点。OneLine节点并联一线通输出电路2与一线通输入电路3。一线通输出电路2的光耦U1的脚4连接OneLine节点，脚3接地，脚1连接电阻R5的一端，脚2连接OneLine Out端口，电阻R5的另一端连接VCC。一线通输入电路3的光耦U2的脚2连接电阻R6的一端，电阻R6的另一端连接OneLine节点，光耦U2的脚3接地，脚1依次连接电阻R8与电源VCC，脚4分别连接OneLine In端口与电阻R7的一端，电阻R7的另一端连接VCC。
[0020]当上拉控制电路1拉高5V_Ctrl端口电平时三极管Q2与MOS管Q1均导通使OneLine
节点得到一个5V上拉，通过拉低5V_Ctrl端口的电平可以让三极管Q2与MOS管Q1截止，因此OneLine节点悬空，当OneLine悬空时，外部接入一个高电平时即可通过一线通输入实现接入检测。
[0021]一线通输出电路2作为输出控制通过OneLine_Out于单片机的IO端口，当5V_Ctrl端口电平拉高时，OneLine节点上存在5V上拉，此时当OneLine_Out端口拉高时，由于光耦的U1的脚1与脚2电平均为高，两端没有形成有效回路，便会导致U1的脚3与脚4处于截止状态，进一步导致OneLine节点的电平为上拉电平，也就是高电平；当OneLine_Out端口为低电平时，U1的1、2脚两端电平出现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可控制上拉电平的一线通电路，其特征在于，包括上拉控制电路（1），所述上拉控制电路（1）串联依次连接一线通输出电路（2）与一线通输入电路（3），所述上拉控制电路（1）中设有开关控制电路，所述一线通输出电路（2）与一线通输入电路（3）均设有光耦。2.根据权利要求1所述的一种可控制上拉电平的一线通电路，其特征在于，所述上拉控制电路（1）包括5V_Ctrl输入端与开关控制电路，所述5V_Ctrl输入端连接电阻R3的一端与电阻R4的一端，所述电阻R4另一端接地，所述开关控制电路包括三极管Q2与MOS管Q1，所述电阻R3另一端连接三极管Q2的基极，所述三极管Q2的发射级接地，集电极分别连接电阻R1与MOS管Q1栅级，所述MOS管Q1的源级与电阻R1另一端均连接VCC端，所述MOS管Q1漏级经过电阻R2连接二极管D1。3.根据权利要求1所述的一种可控制上拉电平的一线...

【专利技术属性】
技术研发人员：王江波，苏泳铭，秦昉，祝必梁，杨子宸，
申请(专利权)人：浙江利尔达物联网技术有限公司，
类型：新型
国别省市：