使用动态锁存器提供多个偏置电压的存储器装置制造方法及图纸

本申请的实施例涉及使用动态锁存器提供多个偏置电压的存储器装置。存储器装置包含耦合到感测节点的感测放大器SA锁存器。动态锁存器DL连接到所述SA锁存器并且耦合到感测节点。感测线包含所述感测节点并且选择性地连接到所述SA锁存器、所述DL及位线，所述位线耦合到存储器单元串。控制逻辑耦合到所述SA锁存器及所述DL，并且使预编程验证电压将所述感测节点升压；及响应于检测到存储在SA锁存器中的高位值，使电压接通DL设置晶体管，使得将第一偏置电压或第二偏置电压存储在锁存器晶体管处。所述第一偏置电压可用于选定存储器单元的缓慢编程并且所述第二偏置电压可用于所述选定存储器单元的快速编程。储器单元的快速编程。储器单元的快速编程。

【技术实现步骤摘要】
使用动态锁存器提供多个偏置电压的存储器装置


[0001]本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及使用动态锁存器提供多个偏置电压的存储器装置。

技术介绍

[0002]存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

技术实现思路

[0003]根据本公开的实施例，提供一种存储器装置并且所述存储器装置包括：感测放大器(SA)锁存器，其选择性地连接到感测节点；动态锁存器，其连接到所述SA锁存器且选择性地连接到所述感测节点，所述动态锁存器包括锁存器晶体管，其具有耦合到源极偏置节点的源极及选择性地连接到所述感测节点的漏极；及一或多个设置晶体管，其耦合在所述SA锁存器与所述锁存器晶体管的栅极之间，所述一或多个设置晶体管还选择性地连接到所述感测节点。所述存储器装置进一步包括：感测线，其包括所述感测节点及选择性地连接到所述SA锁存器、所述动态锁存器及位线，所述位线耦合到串联连接的存储器单元串；及控制逻辑，其耦合到至少所述SA锁存器及所述动态锁存器。所述控制逻辑用于执行操作，包括使预编程验证电压向所述感测节点提供升压；及响应于检测到存储在所述SA锁存器中的高位值，使设置电压接通所述一或多个设置晶体管，使得将第一偏置电压或第二偏置电压中的一个存储在所述锁存器晶体管处，其中：所述第一偏置电压可用于所述串联连接的存储器单元串的选定存储器单元的缓慢编程；及所述第二偏置电压可用于所述串联连接的存储器单元串的所述选定存储器单元的快速编程，其中所述快速编程比所述缓慢编程快。
[0004]根据本公开的实施例，提供一种方法并且所述方法经配置以操作存储器装置，所述存储器装置包括感测放大器(SA)锁存器，其选择性地连接到感测节点；动态锁存器，其连接到所述SA锁存器并且选择性地连接到所述感测节点，所述动态锁存器包含锁存器晶体管及一或多个设置晶体管；感测线，其包括所述感测节点并且选择性地连接到所述SA锁存器、所述动态锁存器及位线，所述位线耦合到串联连接的存储器单元串。操作所述存储器装置的所述方法包括执行多个操作，包括：使预编程验证电压向所述感测节点提供升压；及响应于检测到存储在所述SA锁存器中的高位值，使设置电压接通所述动态锁存器的所述一或多个设置晶体管，使得将第一偏置电压或第二偏置电压中的一个存储在所述锁存器晶体管处，其中：所述第一偏置电压可用于所述串联连接的存储器单元串的选定存储器单元的缓慢编程；及所述第二偏置电压可用于所述串联连接的存储器单元串的所述选定存储器单元的快速编程，其中所述快速编程比所述缓慢编程快。
[0005]根据本公开的实施例，提供一种存储器装置并且所述存储器装置包括：感测放大器(SA)锁存器，其选择性地连接到感测节点；动态锁存器，其连接到所述SA锁存器并且选择
性地连接到所述感测节点；感测线，其包括所述感测节点并且选择性地连接到所述SA锁存器、所述动态锁存器及位线，其中所述位线耦合到串联连接的存储器单元串；及控制逻辑，其耦合到所述SA锁存器及所述动态锁存器。为了对位线偏置进行编程，所述控制逻辑用于执行操作，包括：使编程脉冲沿着所述位线向下发送以编程所述串联连接的存储器单元串的选定存储器单元；使所述SA锁存器的输出电压发送到所述感测节点，其中所述SA锁存器的所述输出电压是共同集电极电压(Vcc)；使所述感测节点的第一电压由所述动态锁存器选择性地放电，以在所述感测节点处产生更新的第一电压；及取决于所述感测节点的所述更新的第一电压的值，使存储在所述SA锁存器中的位值选择性地翻转。
附图说明
[0006]根据下文给出的具体实施方式并且根据本公开的一些实施例的附图将更加充分地理解本公开。
[0007]图1A说明根据一些实施例的包含存储器子系统的实例计算系统。
[0008]图1B是根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
[0009]图2A到2C是根据实施例的可用于参考图1B所描述的类型的存储器中的存储器单元阵列的部分的示意图。
[0010]图3是根据至少一个实施例的描绘用于三层级单元(TLC)存储器的存储器单元群体的图解说明。
[0011]图4是根据实施例的描绘将选定TLC存储器单元编程到目标阈值电压的编程操作的一部分的时序图。
[0012]图5A及图5B是根据至少一个实施例的描绘在使用选择性缓慢编程收敛将选定存储器单元编程到目标电压的编程操作期间的存储器单元群体的图解说明。
[0013]图6A是根据一些实施例的可用于参考图1A到1B描述的类型的存储器中的页缓冲器的部分的示意图。
[0014]图6B是根据至少一个实施例的图6A的示意图的动态锁存器的详细示意图。
[0015]图7A到7C是说明根据一些实施例的用于将电压偏置存储在动态锁存器中的与图6A到6B的示意图相关联的控制及电压电平波形的一组图形。
[0016]图8是根据一些实施例的将分别与缓慢选择性缓慢编程收敛电压或快速选择性缓慢编程收敛电压相对应的第一偏置电压或第二偏置电压中的一个选择地存储在页缓冲器的动态锁存器中的实例方法的流程图。
[0017]图9A到9C是说明根据一些实施例的用于将位线偏置编程到页缓冲器中的与图6A到6B的示意图相关联的控制及电压电平波形的一组图形。
[0018]图10A到10B是说明根据一些实施例的用于在多个阈值电压电平的编程操作之间累积偏置电压电平的与图6A到6B的示意图相关联的控制及电压电平波形的一组图形。
[0019]图10C是根据一些实施例的说明及描述根据图10A到10B的图形通过页缓冲器的数据流的注释表。
[0020]图11是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
[0021]本公开的实施例涉及使用动态锁存器提供多个偏置电压的存储器装置。存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置，其为快闪存储器装置的实例。下文结合图1A描述非易失性存储器装置的其它实例。这些存储器装置包含将数据存储在其中的存储器单元。举例来说，通过电荷存储结构(例如，浮动栅极或电荷阱)的编程(通常称为写入)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压(Vt)变化改变每个存储器单元的数据状态(或数据值)。
[0022]在对存储器进行编程时，存储器单元可大体编程为单层级单元(SLC)或多层级单元(MLC)。单层级单元可使用单个存储器单元来表示一个数位(例如，位)的数据。举例来说，在SLC中，2.5V的Vt可指示编程的存储器单元(例如，表示逻辑0)，而
‑
0.5V的Vt可指示擦除的单元(例如，表示逻辑1)。作为实例，SLC中的擦除状态可由小于或等于0V的任何阈值电压表示，而编程数据状态可由大于0V的任何阈值电压表示。多层级单元使用多于两个Vt范围，其中每个Vt范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：感测放大器SA锁存器，其选择性地连接到感测节点；动态锁存器，其连接到所述SA锁存器且选择性地连接到所述感测节点，所述动态锁存器包括：锁存器晶体管，其具有耦合到源极偏置节点的源极及选择性地连接到所述感测节点的漏极；及一或多个设置晶体管，其耦合在所述SA锁存器与所述锁存器晶体管的栅极之间，所述一或多个设置晶体管还选择性地连接到所述感测节点；感测线，其包括所述感测节点及选择性地连接到所述SA锁存器、所述动态锁存器及位线，所述位线耦合到串联连接的存储器单元串；及控制逻辑，其耦合到至少所述SA锁存器及所述动态锁存器，所述控制逻辑用于执行包括以下项的操作：使预编程验证电压向所述感测节点提供升压；及响应于检测到存储在所述SA锁存器中的高位值，使设置电压接通所述一或多个设置晶体管，使得将第一偏置电压或第二偏置电压中的一个存储在所述锁存器晶体管处，其中：所述第一偏置电压可用于所述串联连接的存储器单元串的选定存储器单元的缓慢编程；及所述第二偏置电压可用于所述串联连接的存储器单元串的所述选定存储器单元的快速编程，其中所述快速编程比所述缓慢编程快。2.根据权利要求1所述的存储器装置，其中所述第一偏置电压高于所述第二偏置电压，并且其中所述预编程验证电压包括在将所述第一偏置电压存储在所述锁存器晶体管处时施加的第一预编程验证电压或在将所述第二偏置电压存储在所述锁存器晶体管处时施加的第二预编程验证电压中的一个，所述第一预编程验证电压低于所述第二预编程验证电压。3.根据权利要求2所述的存储器装置，其中所述第一预编程验证电压约为所述第二预编程验证电压的一半。4.根据权利要求1所述的存储器装置，其中所述第一偏置电压与缓慢选择性缓慢编程收敛电压相关联并且在共同集电极电压(Vcc)的电平下编程，并且其中所述设置电压大于Vcc加上所述一或多个设置晶体管的阈值电压。5.根据权利要求4所述的存储器装置，其中所述动态锁存器进一步包括耦合在所述锁存器晶体管与所述感测线之间的启用晶体管，并且其中为了将所述第一偏置电压施加到所述感测节点，所述操作进一步包括：将触发电压施加到所述SA锁存器及所述源极偏置节点；及接通所述启用晶体管，使得将存储在所述锁存器晶体管处的所述第一偏置电压施加到所述感测节点。6.根据权利要求4所述的存储器装置，其中所述动态锁存器进一步包括耦合在所述锁存器晶体管与所述感测线之间的启用晶体管，并且其中为了将所述第一偏置电压施加到所述感测节点，所述操作进一步包括：将触发电压施加到所述源极偏置节点；
将局部电压源VSSL电压施加到所述SA锁存器；及接通所述启用晶体管，使得将存储在所述锁存器晶体管处的所述第一偏置电压施加到所述感测节点。7.根据权利要求1所述的存储器装置，其中所述第二偏置电压与快速选择性缓慢编程收敛电压相关联，并且在共同集电极电压(Vcc)减去所述锁存器晶体管的阈值电压的电平下编程，并且其中所述设置电压约为所述预编程验证电压加上所述一或多个设置晶体管的阈值电压。8.根据权利要求7所述的存储器装置，其中所述动态锁存器进一步包括耦合在所述锁存器晶体管与所述感测线之间的启用晶体管，并且其中为了将所述第二偏置电压施加到所述感测节点，所述操作进一步包括：将接地电压施加到所述SA锁存器及所述源极偏置节点；及接通所述启用晶体管，使得将存储在所述锁存器晶体管处的所述第二偏置电压施加到所述感测节点。9.根据权利要求7所述的存储器装置，其中所述动态锁存器进一步包括耦合在所述锁存器晶体管与所述感测线之间的启用晶体管，并且其中为了将所述第二偏置电压施加到所述感测节点，所述操作进一步包括：将接地电压施加到所述源极偏置节点；将局部电压源VSSL电压施加到所述SA锁存器；及接通所述启用晶体管，使得将存储在所述锁存器晶体管处的所述第二偏置电压施加到所述感测节点。10.根据权利要求1所述的存储器装置，其进一步包括耦合到所述SA锁存器的数据精化器，其中所述操作进一步包括：使所述感测节点耦合到地；及响应于检测到存储在所述SA锁存器中的所述高位值，使编程验证通过电压传递到所述数据精化器。11.一种操作存储器装置的方法，所述存储器装置包括感测放大器SA锁存器，其选择性地连接到感测节点；动态锁存器，其连接到所述SA锁存器并且选择性地连接到所述感测节点，所述动态锁存器包含锁存器晶体管及一或多个设置晶体管；感测线，其包括所述感测节点并且选择性地连接到所述SA锁存器、所述动态锁存器及位线，所述位线耦合到串联连接的存储器单元串，并且其中操作所述存储器装置的所述方法包括执行多个操作，包括：使预编程验证电压向所述感测节点提供升压；及响应于检测到存储在所述SA锁存器中的高位值，使设置电压接通所述动态锁存器的所述一或多个设置晶体管，使得将第一偏置电...

【专利技术属性】
技术研发人员：河合鉱一，蒲田佳彦，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：