存储器系统、存储器器件及其操作方法技术方案

本申请的实施例提供了存储器系统、存储器器件及其操作方法。存储器系统包括多个存储器单元、多个字线、多个位线和多个源极线。多个存储器单元被布置成行和列，多个存储器单元中的每个具有栅极、漏极和源极。多个字线中的每个具有对应行，每个字线耦接到对应行中的存储器单元的栅极。多个位线和多个源极线中的每个位线和每个源极线具有对应列，每个位线连接到对应列中的存储器单元的漏极并且每个源极线连接到对应列中的存储器单元的源极。其中在写入操作中，对应于所选存储器单元的所选存储器单元的字线被配置为接收第一电压，位线和源极线被配置为接收第二电压，第一电压或第二电压中的一个为正电压，第一电压或第二电压中的另一个为负电压。个为负电压。个为负电压。

【技术实现步骤摘要】
存储器系统、存储器器件及其操作方法


[0001]本专利技术的实施例涉及存储器系统、存储器器件及其操作方法。

技术介绍

[0002]铁电场效应晶体管(FeFET)是包括夹在器件的栅电极和源极
‑
漏极导电区之间的铁电材料的一种类型的场效应晶体管。铁电材料中的永久电场极化导致这种类型的器件在没有电源的情况下保持晶体管的状态(偏置导通或偏置截止)。基于FeFET的器件被用在FeFET存储器中，诸如FeRAM。

技术实现思路

[0003]根据本专利技术的实施例的一个方面，提供了一种存储器系统，包括：多个存储器单元，排列成行和列，所述多个存储器单元中的每个具有栅极、漏极和源极；多个字线，所述字线中的每个具有对应的行，其中，所述字线中的每个耦接到所述对应的行中的所述存储器单元的所述栅极；多个位线和多个源极线，所述位线中的每个和所述源极线中的每个具有对应的列，其中，所述位线中的每个连接到所述对应的列中的所述存储器单元的所述漏极，并且所述源极线中的每个连接到所述对应的列中的所述存储器单元的所述源极；其中，在写入操作中，对应于所选存储器单元的所述字线被配置为接收第一电压，并且所述所选存储器单元的所述位线和所述源极线被配置为接收第二电压；并且其中，所述第一电压或所述第二电压中的一个为正电压，并且所述第一电压或所述第二电压中的另一个为负电压。
[0004]根据本专利技术的实施例的另一个方面，提供了一种存储器器件，包括：多个存储器单元；第一电源域中的至少两个供电电源，被配置为提供用于切换所述多个存储器单元中的存储器单元的状态的第一电压和第二电压；第二电源域中的至少一个供电电源，被配置为提供用于逻辑操作和数据信号发送的第三电压；以及控制电路，被配置为向所述多个存储器单元提供用于切换所述多个存储器单元中的所述存储器单元的所述状态的所述第一电压和所述第二电压。
[0005]根据本专利技术的实施例的又一个方面，提供了一种操作存储器器件的方法，包括：通过第一供电电源生成第一电压；通过第二供电电源生成第二电压；通过控制电路将所述第一电压施加到存储器单元阵列的所选存储器单元的所选字线，所述存储器单元阵列具有通过字线、位线和源极线电耦接到所述控制电路的多个存储器单元；通过所述控制电路将所述第二电压施加到所述所选存储器单元的所选位线和/或施加到所选源极线；以及向未选字线、未选位线和未选源极线施加零伏。
附图说明
[0006]当结合附图进行阅读取时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是示意性地示出根据一些实施例的包括控制电路、存储器阵列和I/O电路的存储器电路的图。
[0008]图2是示意性地示出根据一些实施例的铁电存储器单元的编程操作的图。
[0009]图3是示意性地示出根据一些实施例的由于编程铁电存储器单元而导致的铁电存储器单元的操作曲线的偏移的曲线图。
[0010]图4是示意性地示出根据一些实施例的铁电存储器单元的擦除操作的图。
[0011]图5是示意性地示出根据一些实施例的由于擦除铁电存储器单元而导致的铁电存储器单元的操作曲线的偏移的曲线图。
[0012]图6是示意性地示出根据一些实施例的存储器阵列中的存储器单元的读取操作的图。
[0013]图7是示意性地示出根据一些实施例的存储器阵列中的存储器单元的擦除操作的图。
[0014]图8是示意性地示出根据一些实施例的存储器阵列中的存储器单元的编程操作的图。
[0015]图9是示意性地示出根据一些实施例的三维存储器阵列的图。
[0016]图10是示意性地示出根据一些实施例的为三维存储器阵列中的子阵列中的一个的子阵列的图。
[0017]图11是示意性地示出根据一些实施例的为BL中的一个的全局BL的图。
[0018]图12是示意性地示出根据一些实施例的包括存储器阵列、逻辑和I/O电路以及两个电源域的存储器电路的图。
[0019]图13是示意性地示出根据一些实施例的操作存储器件的方法的图。
具体实施方式
[0020]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0021]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0022]通常，存储器电路包括两种类型的电压/电流偏置。一种类型的偏压用于实现存储器单元操作，诸如读取和写入操作，并且另一种的偏置用于从存储器单元读取数据和从存储器电路提供输出数据信号，并且用于逻辑操作和控制信号。用于存储器单元操作的偏置是基于满足半选单元的写入/读取失败率和干扰率的，其中半选单元是不在当前读取/写入
操作中但是具有由当前读取/写入操作选择的它们的控制信号中的至少一个的存储器单元。用于从存储器单元读取数据和提供输出数据信号的偏置由存储器电路的读出和输出电路接口确定。
[0023]在一些存储器电路中，跨存储器单元施加的大电压偏置用于执行存储器单元操作，诸如写入操作，并且施加的较小电压偏置用于从存储器单元读取出数据。例如，在一些铁电存储器中，跨铁电材料施加大电压偏置以在存储器单元中执行写入操作，诸如编程操作和擦除操作。铁电存储器是非易失性存储器(NVM)。而且，依赖电荷捕获的其他NVM可以在写入操作(诸如编程和擦除操作)中使用大电压偏置，并且使用较小电压偏置用于读取存储器单元。
[0024]在一些铁电存储器电路中，跨铁电材料施加正电压极性(诸如2.4V)以编程所选存储器单元，并且跨铁电材料施加负电压极性(诸如
‑
2.4V)以擦除所选存储器单元。例如，在一个编程操作中，将正2.4V施加在所选存储器单元的字线(WL)上，而将0V施加在所选存储器单元的位线(BL)和源极线(SL)上。而且，在未选存储器单元的BL和SL上施加1.2V正电压，以防止它们被编程。在擦除操作中，将
‑
2.4V施加在所选存储器单元的字线(WL)上，将0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器系统，包括：多个存储器单元，排列成行和列，所述多个存储器单元中的每个具有栅极、漏极和源极；多个字线，所述字线中的每个具有对应行，其中，所述字线中的每个耦接到所述对应行中的所述存储器单元的所述栅极；多个位线和多个源极线，所述位线中的每个和所述源极线中的每个具有对应列，其中，所述位线中的每个连接到所述对应列中的所述存储器单元的所述漏极，并且所述源极线中的每个连接到所述对应列中的所述存储器单元的所述源极；其中，在写入操作中，对应于所选存储器单元的所述字线被配置为接收第一电压，并且所述所选存储器单元的所述位线和所述源极线被配置为接收第二电压；以及其中，所述第一电压或所述第二电压中的一个为正电压，并且所述第一电压或所述第二电压中的另一个为负电压。2.根据权利要求1所述的存储器系统，其中，在所述写入操作中，未选字线、未选位线和未选源极线被配置为接收零伏。3.根据权利要求1所述的存储器系统，包括通过所述多个字线、所述多个位线和所述多个源极线电耦接到所述多个存储器单元的控制电路，所述控制电路被配置为向对应于所述所选存储器单元的所述字线提供所述第一电压以及向所述所选存储器单元的所述位线和所述源极线提供所述第二电压。4.根据权利要求1所述的存储器系统，其中，对所述所选存储器单元的所述写入操作包括编程操作或擦除操作。5.根据权利要求1所述的存储器系统，其中，对所述所选存储器单元的所述写入操作是编程操作，并且对应于所述所选存储器单元的所述字线被配置为接收所述正电压作为所述第一电压，并且所述所选存储器单元的所述位线和所述源极线被配置为接收所述负电压作为所述第二电压。6.根据权利要求1所述的存储器系统，其中，对所述...

【专利技术属性】
技术研发人员：姜慧如，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：