封装结构及其形成方法技术

本申请的实施例提供了一种封装结构及其形成方法，该方法包括：形成多个介电层；形成包括多个金属层的密封环的下部，每个金属层延伸到多个介电层之一中；在多个介电层上方沉积第一钝化层；在第一钝化层中形成开口；在开口中形成通孔环并物理接触密封环的下部；以及在第一钝化层上方形成金属环并接合至通孔环。通孔环和金属环形成密封环的上部。金属环包括具有Z字形图案的第一边缘部分。该方法还包括在金属环上形成第二钝化层，并且执行切割工艺以形成器件管芯，其中密封环靠近器件管芯的边缘。其中密封环靠近器件管芯的边缘。其中密封环靠近器件管芯的边缘。

【技术实现步骤摘要】
封装结构及其形成方法


[0001]本申请的实施例涉及半导体
，更具体地，涉及封装结构及其形成方法。

技术介绍

[0002]在晶圆级封装技术中，密封环结构形成在器件管芯的外围区域中，用于为密封环所环绕的电路提供保护。密封环可以防止湿气渗透到器件管芯中而使密封环所环绕的电路退化。密封环可以延伸到集成电路结构的多层中，诸如低k介电层和上面的钝化层。

技术实现思路

[0003]根据本申请的实施例的一个方面，提供了一种形成封装结构的方法，包括：形成多个介电层；形成包括多个金属层的密封环的下部，每个金属层延伸到多个介电层之一中；在多个介电层上方沉积第一钝化层；在第一钝化层中形成开口；形成位于开口中并物理接触密封环的下部的通孔环；形成位于第一钝化层上方并接合至通孔环的金属环，其中通孔环和金属环形成密封环的上部，并且其中金属环包括具有Z字形图案的第一边缘部分；在金属环上形成第二钝化层；以及执行切割工艺以形成器件管芯，其中密封环靠近器件管芯的边缘。
[0004]根据本申请的实施例的另一个方面，提供了一种封装结构包括管芯，管芯包括：衬底；多个介电层，位于衬底上方；第一钝化层，位于多个介电层上方；密封环。密封环包括：多个导电环，每个导电环延伸到多个介电层之一中；通孔环，延伸到第一钝化层中并且物理接触多个导电环中的顶部导电环；和金属环，位于第一钝化层上方并接合至通孔环，其中，金属环包括具有Z字形图案的第一边缘部分，其中，第一边缘部分与管芯的边缘相邻。封装结构还包括第二钝化层，位于金属环上方。
[0005]根据本申请的实施例的又一个方面，提供了一种封装结构包括管芯，管芯包括：第一边缘和第二边缘，在管芯的角部处彼此接合；金属环。金属环包括：第一边缘部分和第二边缘部分，分别靠近第一边缘和第二边缘。其中，第一边缘部分包括：第一区段，平行于第一边缘，其中，第一区段与第一边缘间隔开第一距离；第二区段，平行于第一边缘，其中，第二区段与第一边缘间隔开不同于第一距离的第二距离；以及互连区段，互连第一区段和第二区段并物理接合第一区段和第二区段。
附图说明
[0006]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本公开的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0007]图1至图8示出根据一些实施例的包括弯曲密封环的器件管芯的形成中的中间阶段的截面图。
[0008]图9示出根据一些实施例的器件管芯和其中的密封环的俯视图。
[0009]图10示出根据一些实施例的器件晶圆和器件管芯以及其中的密封环的俯视图。
[0010]图11示出根据一些实施例的器件管芯的边缘部分的放大图。
[0011]图12至图17示出根据一些实施例的密封环的弯曲部分。
[0012]图18示出根据一些实施例的密封环的直角部分。
[0013]图19示出根据一些实施例的用于形成密封环的工艺流程。
具体实施方式
[0014]以下公开内容提供了多种不同实施例或实例，以实现本专利技术的不同特征。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在各个实例中重复附图标号和/或字母。这种重复是为了简明和清楚，但是其本身没有指明所讨论的各个实施例和/或配置之间的关系。
[0015]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
[0016]提供了一种密封环及其形成方法。根据本公开的一些实施例，密封环包括位于低k介电层中的下部和位于钝化层中的上部。密封环可以包括多个区段，相邻区段彼此偏移以形成Z字形图案。随着这些区段彼此偏移，原本较长的区段被分成较短的区段。否则，一段密封环可以从对应的器件管芯的一个边缘大致延伸到相反边缘，并且可以在密封环和上面的钝化层中产生高应力，从而导致裂缝和分层。本文讨论的实施例将提供示例以使得能够进行或使用本公开的主题，并且本领域普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各个视图和示例性实施例，相同的参考标号用于指定相同的元件。虽然方法实施例可以讨论为按照特定的顺序实施，但其他方法实施例也可以以任何合理的顺序来实施。
[0017]图1至图8示出根据本公开的一些实施例的器件管芯和其中的密封环的形成的中间阶段的截面图。对应的工艺也示意性地反映在图19所示的工艺流程中。
[0018]图1示出封装组件20的截面图。根据本公开的一些实施例，封装组件20是或包括器件晶圆，该器件晶圆包括有源器件和可能的无源器件，被表示为集成电路器件26。对应的封装组件20可以在其中包括多个芯片22，其中示出了芯片22之一。根据本公开的替代实施例，封装组件20是中介层晶圆，其没有有源器件，并且可以包括或可以不包括无源器件。根据又一替代实施例，封装组件20是或包括封装衬底带，其包括无芯封装衬底或其中具有芯的有芯封装衬底。根据本公开的又一替代实施例，封装组件20是包括分立器件管芯和将器件管芯模制在其中的模塑料的重构晶圆。在后续讨论中，以器件晶圆作为封装组件20的示例，封装组件20也可以称为晶圆20。本公开的实施例还可以应用于中介层晶圆、封装衬底、封装件等。
[0019]根据本公开的一些实施例，晶圆20包括半导体衬底24和形成在半导体衬底24的顶表面处的部件。半导体衬底24可以由晶体硅、晶体锗、硅锗、掺杂碳的硅或III
‑
V族化合物半导体(诸如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等)或包括上述材料。半导体衬底24也可以是体半导体衬底或绝缘体上半导体(SOI)衬底。可以在半导体衬底24中形成浅沟槽隔离(STI)区域(未示出)以隔离半导体衬底24中的有源区域。虽然未示出，但是可以(或可以不)形成贯通孔以延伸到半导体衬底24中，其中，贯通孔用于电耦合晶圆20的相反侧上的部件。
[0020]根据本公开的一些实施例，晶圆20包括集成电路器件26，其形成在半导体衬底24的顶表面上。根据一些实施例，集成电路器件26可以包括互补金属氧化物半导体(CMOS)晶体管、电阻器、电容器、二极管等。在此未示出集成电路器件26的细节。根据替代实施例，晶圆20用于形成中介层(其没有有源器件)，并且衬底24可以是半导体衬底或介电衬底。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成封装结构的方法，包括：形成多个介电层；形成包括多个金属层的密封环的下部，每个金属层延伸到所述多个介电层之一中；在所述多个介电层上方沉积第一钝化层；在所述第一钝化层中形成开口；形成位于所述开口中并物理接触所述密封环的所述下部的通孔环；形成位于所述第一钝化层上方并接合至所述通孔环的金属环，其中所述通孔环和所述金属环形成所述密封环的上部，并且其中所述金属环包括具有Z字形图案的第一边缘部分；在所述金属环上形成第二钝化层；以及执行切割工艺以形成器件管芯，其中所述密封环靠近所述器件管芯的边缘。2.根据权利要求1所述的方法，其中，所述第一边缘部分包括多个重复单元，所述多个重复单元中的每一个包括在平行于所述器件管芯的最近边缘的方向上延伸的第一区段和第二区段，其中所述第一区段和所述第二区段具有距所述器件管芯的所述最近边缘不同的距离值。3.根据权利要求2所述的方法，其中，所述通孔环包括：第一部分，直接位于所述金属环的所述第一边缘部分的所述第一区段下方并与之接触；和第二部分，直接位于所述金属环的所述第一边缘部分的所述第二区段下方并与之接触，其中，所述第一部分和所述第二部分对准以形成直线。4.根据权利要求1所述的方法，还包括在所述第二钝化层上方分配聚合物层并使所述聚合物层接触所述第二钝化层。5.根据权利要求1所述的方法，还包括形成贯穿所述第二钝化层的通孔，其中，所述通孔电连接到所述多个介电层中的金属线。6.根据权利要求1所述的方法，其中，形成所述金属环和所述通孔环包括：形成延伸到所述开口中的种子层；镀敷导电材料；以及蚀...

【专利技术属性】
技术研发人员：陈冠宏，许鸿生，蔡柏豪，李明机，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：