凹入式存取装置及形成凹入式存取装置的方法制造方法及图纸

本申请案涉及凹入式存取装置及形成凹入式存取装置的方法。一种形成凹入式存取装置的方法包括在半导体材料中形成沟槽。用低k栅极绝缘体材料加衬垫于所述沟槽的侧壁及底部。所述低k栅极绝缘体材料以其介电常数k不大于4.0为特征。在所述低k栅极绝缘体材料之上且在所述沟槽底部之上的所述沟槽的底部部分中形成牺牲材料。在所述牺牲材料上方且在所述低k栅极绝缘体材料的横向内侧的所述沟槽的上部分中形成高k栅极绝缘体材料，所述低k栅极绝缘体材料在所述沟槽的所述上部分中。所述高k栅极绝缘体材料以其介电常数k大于4.0为特征。用具有高于所述高k栅极绝缘体材料的底部的顶部的导电栅极替换所述牺牲材料。在所述沟槽的相对横向侧上的所述半导体材料的上部分中形成一对源极/漏极区。对源极/漏极区。对源极/漏极区。

【技术实现步骤摘要】
凹入式存取装置及形成凹入式存取装置的方法


[0001]本文中所公开的实施例涉及凹入式存取装置及形成凹入式存取装置的方法。

技术介绍

[0002]凹入式存取装置是具有掩埋在半导电材料中形成的沟槽内的栅极构造的场效应晶体管。栅极构造包含栅极绝缘体，所述栅极绝缘体加衬垫于沟槽及所述沟槽内的所述栅极绝缘体的横向内侧的导电栅极材料。在沟槽的相对侧中的每一者上的半导电材料的最外区中形成源极/漏极区。当两个源极/漏极区处于不同电压且将合适电压施加到导电栅极材料时，电流(I
on
)沿着沟槽侧壁并围绕沟槽的基底在源极/漏极区之间流动通过半导电材料(即，形成导电沟道，电流通过所述导电沟道在两个源极/漏极区之间流动)。凹入式存取装置通常缺少非易失性电荷存储装置(但可被制造成包含此非易失性电荷存储装置)，且无论如何均可用于存储器电路系统，例如DRAM电路系统中。可期望在凹入式存取装置中获得高装置导通电流(I
on
)及低装置关断电流(例如，泄漏电流I
off
)。

技术实现思路

[0003]本公开的一方面提供一种凹入式存取装置，其包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁并围绕所述导电栅极的底部延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上的所述半导体材料的上部分中；沟道区，其在所述一对源极/漏极区下方的所述半导体材料中，沿着所述沟槽的侧壁并围绕所述沟槽的底部延伸；且所述栅极绝缘体包括低k材料及高k材料，所述低k材料以其介电常数k不大于4.0为特征，所述高k材料以其介电常数k大于4.0为特征，所述低k材料完全沿着所述导电栅极的所有所述侧壁延伸且直接在所述导电栅极的所述底部之下，所述高k材料在所述低k材料的横向内侧且是(a)及(b)中的至少一者，其中：(a)：不完全沿着所述导电栅极的所有所述侧壁延伸；及(b)：不直接在所述导电栅极的所述底部之下。
[0004]本公开的另一方面提供DRAM电路系统，其包括个别地包括凹入式存取装置的多个存储器单元，其中所述凹入式存取装置包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁并围绕所述导电栅极的底部延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上的所述半导体材料的上部分中；沟道区，其在所述一对源极/漏极区下方的所述半导体材料中，沿着所述沟槽的侧壁并围绕所述沟槽的底部延伸；且所述栅极绝缘体包括低k材料及高k材料，所述低k材料以其介电常数k不大于4.0为特征，所述高k材料以其介电常数k大于4.0为特征，所述低k材料完全沿着所述导电栅极的所有所述侧壁延伸且直接在所述导电栅极的所述底部之下，所述高k材料在所述低k材料的横向内侧且是(a)及(b)中的至少一者，其中：(a)：不完全沿着所述导电栅极的所有所述侧壁延伸；及(b)：不直接在所述导电栅极的所述底部之下。
[0005]本公开的另一方面提供一种形成凹入式存取装置的方法，其中所述方法包括：在
半导体材料中形成沟槽；用低k栅极绝缘体材料加衬垫于所述沟槽的侧壁及底部，所述低k栅极绝缘体材料以其介电常数k不大于4.0为特征；在所述低k栅极绝缘体材料之上且在所述沟槽底部之上的所述沟槽的底部部分中形成牺牲材料；在所述牺牲材料上方且在所述低k栅极绝缘体材料的横向内侧的所述沟槽的上部分中形成高k栅极绝缘体材料，所述低k栅极绝缘体材料在所述沟槽的所述上部分中，所述高k栅极绝缘体材料以其介电常数k大于4.0为特征；用具有高于所述高k栅极绝缘体材料的底部的顶部的导电栅极替换所述牺牲材料；在所述沟槽的相对横向侧上的所述半导体材料的上部分中形成一对源极/漏极区；及使沟道区在所述一对源极/漏极区下方的所述半导体材料中且沿着所述沟槽侧壁并围绕所述沟槽底部延伸。
[0006]本公开的另一方面提供一种形成凹入式存取装置的方法，其中所述方法包括：在半导体材料中形成沟槽；用低k栅极绝缘体材料加衬垫于所述沟槽的侧壁及底部，所述低k栅极绝缘体材料以其介电常数k不大于4.0为特征；在所述低k栅极绝缘体材料的侧壁之上且直接在所述低k栅极绝缘体材料的底部上方的所述沟槽中形成高k栅极绝缘体材料，所述高k栅极绝缘体材料以其介电常数k大于4.0为特征；在所述高k栅极绝缘体材料的侧壁及底部之上的所述沟槽中形成导电栅极，所述高k栅极绝缘体材料具有低于所述导电栅极的顶部的顶部；在所述沟槽的相对横向侧上的所述半导体材料的上部分中形成一对源极/漏极区；及使沟道区在所述一对源极/漏极区下方的所述半导体材料中且沿着所述沟槽侧壁并围绕所述沟槽底部延伸。
附图说明
[0007]图1是根据本专利技术的实施例的DRAM中的多个凹入式存取装置的图解横截面视图。
[0008]图2
‑
5是根据本专利技术的实施例的一或多个凹入式存取装置的图解横截面视图。
[0009]图6
‑
15展示根据本专利技术的实施例的形成凹入式存取装置的实例方法。
[0010]图16是根据本专利技术的实施例的DRAM电路系统的图解示意性及结构视图。
具体实施方式
[0011]本专利技术的实施例涵盖例如可能在DRAM构造中的凹入式存取装置，及形成凹入式存取装置的方法。首先参考图1描述第一实例实施例，图1展示包括存储器阵列或存储器阵列区域10的衬底构造8的实例片段，在一个实施例中所述存储器阵列或存储器阵列区域包括存储器单元114，所述存储器单元个别地包括凹入式存取装置/晶体管116及电荷存储装置118(例如，电容器)。存储器单元114已相对于基底衬底11制造。基底衬底11可包括导电/导体/传导(即，本文中为电)、半导电/半导体/半传导及绝缘/绝缘体/绝缘性(即，本文中为电)材料中的任何一或多者。材料可在图1所描绘材料的旁边、竖向内侧或竖向外侧。例如，集成电路系统的其它部分或完全制造组件可设置在基底衬底11上方、周围或内的某处。用于操作存储器阵列内的组件的控制及/或其它外围电路系统也可被制造，且可或可不完全或部分在存储器阵列或子阵列内。此外，多个子阵列也可独立地、串联地或以其它方式彼此相对地制造及操作。如本文献中所使用，“子阵列”也可被视为阵列。
[0012]实例基底衬底11包括半导体材料12(例如，适当及不同掺杂的单晶硅及/或其它半导电材料)，所述半导体材料包括一对凹入式存取装置116。图1展示作为存储器电路系统的
部分的凹入式存取装置116，尽管根据本专利技术的凹入式存取装置可在任何集成电路系统中。论述主要关于单个凹入式存取装置116进行。此凹入式存取装置包括半导体材料12中的沟槽19中的导电栅极18(例如，掩埋式存取线)。在一个实施例中，导电栅极18基本上由金属材料组成或由金属材料组成。实例导电栅极18具有可为平面的顶部31(如所展示)。绝缘体材料73(例如，二氧化硅、氮化硅、具有不大于4.0的介电常数k的材料或具有大于4.0的介电常数k的材料)可在导电栅极18之上。绝缘体材料70(例如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种凹入式存取装置，其包括：导电栅极，其在半导体材料中的沟槽中；栅极绝缘体，其在所述导电栅极与所述半导体材料之间沿着所述导电栅极的侧壁并围绕所述导电栅极的底部延伸；一对源极/漏极区，其在所述沟槽的相对横向侧上的所述半导体材料的上部分中；沟道区，其在所述一对源极/漏极区下方的所述半导体材料中，沿着所述沟槽的侧壁并围绕所述沟槽的底部延伸；且所述栅极绝缘体包括低k材料及高k材料，所述低k材料以其介电常数k不大于4.0为特征，所述高k材料以其介电常数k大于4.0为特征，所述低k材料完全沿着所述导电栅极的所有所述侧壁延伸且直接在所述导电栅极的所述底部之下，所述高k材料在所述低k材料的横向内侧且是(a)及(b)中的至少一者，其中：(a)：不完全沿着所述导电栅极的所有所述侧壁延伸；及(b)：不直接在所述导电栅极的所述底部之下。2.根据权利要求1所述的凹入式存取装置，其包括所述(a)。3.根据权利要求2所述的凹入式存取装置，其中所述高k材料直接在所述导电栅极的所述底部之下。4.根据权利要求2所述的凹入式存取装置，其中所述高k材料覆盖所述导电栅极的所述侧壁的10％到95％。5.根据权利要求4所述的凹入式存取装置，其中所述高k材料覆盖不足所述导电栅极的所述侧壁的50％。6.根据权利要求5所述的凹入式存取装置，其中所述高k材料覆盖所述导电栅极的所述侧壁的10％到25％。7.根据权利要求4所述的凹入式存取装置，其中所述高k材料覆盖超过所述导电栅极的所述侧壁的50％。8.根据权利要求7所述的凹入式存取装置，其中所述高k材料覆盖所述导电栅极的所述侧壁的60％到85％。9.根据权利要求1所述的凹入式存取装置，其包括所述(b)。10.根据权利要求9所述的凹入式存取装置，其中所述高k材料完全沿着所述导电栅极的所有所述侧壁延伸。11.根据权利要求1所述的凹入式存取装置，其包括所述(a)及所述(b)。12.根据权利要求1所述的凹入式存取装置，其包括所述(a)，所述高k材料在所述导电栅极的两个横向侧上从所述导电栅极的顶部竖直凹入。13.根据权利要求1所述的凹入式存取装置，其中所述高k材料在所述导电栅极的顶部旁边，在所述导电栅极的所述顶部的高度处。14.根据权利要求13所述的凹入式存取装置，其中所述高k材料具有在所述导电栅极的所述顶部的所述高度处的顶部。15.根据权利要求14所述的凹入式存取装置，其中所述导电栅极的所述顶部及所述高k材料的所述顶部是平面且共同共面的。16.根据权利要求13所述的凹入式存取装置，其中所述高k材料具有高于所述导电栅极
的所述顶部的所述高度的顶部。17.根据权利要求16所述的凹入式存取装置，其中所述低k材料具有高于所述导电栅极的所述顶部的所述高度的顶部。18.根据权利要求1所述的凹入式存取装置，其中所述低k材料具有3.0到4.0的介电常数k且所述高k材料具有10.0到40.0的介电常数k。19.根据权利要求1所述的凹入式存取装置，其中所述高k材料薄于所述低k材料。20.根据权利要求19所述的凹入式存取装置，其中所述高k材料具有为所述低k材料的最大横向厚度的1％到60％的最大横向厚度。21.根据权利要求20所述的凹入式存取装置，其中所述高k材料具有不超过所述低k材料的最大横向厚度的50％的最大横向厚度。22.根据权利要求21所述的凹入式存取装置，其中所述高k材料具有不超过所述低k材料的最大横向厚度的10％的最大横向厚度。23.根据权利要求1所述的凹入...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：