一种MRAM存储阵列及MRAM制造技术

本发明专利技术提供了一种MRAM存储阵列及MRAM，该MRAM存储阵列包括多个存储区，其中，每个存储区包括主存储区、第一冗余存储区及第二冗余存储区。在主存储区中设置有主存储单元。第一冗余存储区呈带状环绕主存储区。第二冗余存储区包括多个带状冗余存储区，每个带状冗余存储区扣合在第一冗余存储区的对应凸起位置处。能够将第一冗余存储区设置的较窄些，将四个第二冗余存储区设置的较宽些，既克服由于CMP工艺造成的存储阵列角落失效问题，提高产品制造良率。同时冗余存储单元也没有不填满相邻两个存储区之间的空间，避免出现较宽的第一冗余存储区对外围电路产生影响，保证不会造成过大的RC Delay影响。且不会增加额外成本，使技术成本较低。低。低。

【技术实现步骤摘要】
一种MRAM存储阵列及MRAM


[0001]本专利技术涉及半导体制造
，尤其涉及一种MRAM存储阵列及MRAM。

技术介绍

[0002]在大容量(其存储量大于64M)的MRAM(Magnetoresistive Random Access Memory，非挥发性的磁性随机存储器)的存储阵列设计中，大容量存储阵列由多个小容量阵列组成。在相邻的小容量阵列之间，穿插有各种逻辑及外围金属走线，以缩小芯片面积，降低成本，便于走线。然而，在MRAM的工艺制造中，由于CMP(Chemical Mechanical Polishing，化学机械抛光技术)本身的工作原理、以及研磨溶液与材料的选择比差异，造成不同材料的Remove Rate(简称RR，抛光速率)不同，会在存储阵列的角落形成Over Polish(过抛光)缺陷。这种缺陷会导致整个存储阵列失效。
[0003]现有技术通常在存储阵列周围添加多排Dummy阵列(冗余存储阵列)，这种Dummy阵列在一定程度上能够保护内部的存储阵列，从而保证制造良率。但是添加在存储阵列周围的Dummy阵列如果过窄时，对于RR较大的研磨液，Dummy阵列并不能安全阻挡Over Polish对内部存储阵列的保护。如果在相邻的存储阵列之间的空间填充满Dummy阵列，则过多的Dummy阵列增大了芯片面积，增大了成本，同时也会影响外围金属和逻辑线路的读写，造成过大的RC Delay(RC延迟，是指集成电路中由电阻(R)控制电容(C)充放电过程引起的信号延迟)。

技术实现思路

[0004]本专利技术提供了一种MRAM存储阵列及MRAM，以克服由于CMP工艺造成的存储阵列角落失效问题，提高产品制造的良率；同时保证不会造成过大的RC Delay影响。
[0005]第一方面，本专利技术提供了一种MRAM存储阵列，该MRAM存储阵列包括有多个间隔排布的存储区，其中每个存储区包括主存储区、第一冗余存储区及第二冗余存储区。在主存储区中设置有主存储单元。第一冗余存储区呈带状环绕主存储区，在第一冗余存储区中设置有至少一排冗余存储单元。第二冗余存储区包括多个带状冗余存储区，每个带状冗余存储区扣合在第一冗余存储区的对应凸起位置处；在每个带状冗余存储区中均设置有至少一排冗余存储单元。
[0006]在上述的方案中，通过将每个存储区中的冗余存储区分为的第一冗余存储区和第二冗余存储区，使第一冗余存储区呈带状环绕主存储区，第二冗余存储区中的每个带状冗余存储区扣合在第一冗余存储区对应凸起位置处，从而能够将第一冗余存储区设置的较窄些，将第二冗余存储区中的每个带状冗余存储区设置的较宽些，从而既能够克服由于CMP工艺造成的存储阵列角落失效问题，提高产品制造良率。同时冗余存储单元也没有不填满相邻两个存储区之间的空间，能够避免出现较宽的第一冗余存储区对外围电路产生影响，进而保证不会造成过大的RC Delay影响。且只需改变在制造主存储单元及冗余存储单元时的光罩即可实现，对诸如制造MTJ(磁隧道结)等的其他工艺不用作调整，从而不会增加额外成
本，使技术成本较低。
[0007]在一个具体的实施方式中，第一冗余存储区设置有3～7排冗余存储单元，且该3～7排冗余存储单元由靠近主存储区向远离主存储区方向依次排列。以设置较窄的第一冗余存储区，保证不会造成过大的RC Delay影响。
[0008]在一个具体的实施方式中，主存储区的形状为矩形；第一冗余存储区的形状为矩形带状；第二冗余存储区包含有四个带状冗余存储区，四个带状冗余存储区与第一冗余存储区的四个角一一对应；每个带状冗余存储区的形状均为L形，以扣合在第一冗余存储区的对应角位置处。通过设置矩形的主存储区，以便于在主存储区内设置阵列排列的主存储单元、字线及位线等电路结构。
[0009]在一个具体的实施方式中，主存储区中包括有多个呈阵列排布的主存储单元阵列，每个主存储单元阵列中阵列排布有多个主存储单元；且任意相邻的两个主存储单元阵列之间通过走线区隔开。以便于在主存储区内部设置各种逻辑及金属走线。
[0010]在一个具体的实施方式中，主存储单元的横截面形状为圆形或正方形，冗余存储单元的横截面形状为圆形或正方形。从而可以使主存储单元和冗余存储单元的形状相同或不相同，能够进行灵活设置。
[0011]在一个具体的实施方式中，第一冗余存储区及第二冗余存储区中的冗余存储单元的排列密度，与主存储单元阵列中的主存储单元的排列密度相同。以便于加工出等密度的主存储单元及冗余存储单元。
[0012]在一个具体的实施方式中，主存储单元的横截面形状为圆形或正方形，第一冗余存储区中的冗余存储单元的横截面形状为圆形或正方形。第二冗余存储区的冗余存储单元的横截面形状均为L形；且每个带状冗余存储区的多个L形的冗余存储单元基于第一冗余存储区的对应角，由内向外依次扣合排列。以简化位于角落处的冗余存储单元的结构，降低加工难度。
[0013]在一个具体的实施方式中，第一冗余存储区中的冗余存储单元的排列密度，和主存储单元阵列中的主存储单元的排列密度相同。每个带状冗余存储区中相邻两个冗余存储单元的间距，是主存储单元阵列中同一排或同一列上相邻两个主存储单元的间距的1～2倍。以保证位于角落处的第二冗余存储区具有足够的宽度。
[0014]在一个具体的实施方式中，每个带状冗余存储区中设置有10～30排冗余存储单元，且该10～30排冗余存储单元基于第一冗余存储区的对应角，由内向外依次排列。每个L形带状冗余存储区的两条边的长度相等，且该两条边的长度均为主存储单元阵列中同一排或同一列上相邻两个主存储单元的间距的10～30倍。保证位于角落处的第二冗余存储区能够有较为恰当的宽度及长度，从而既能够克服由于CMP工艺造成的存储阵列角落失效问题，提高产品制造的良率，同时也能够减少存储单元的设计面积，降低成本。
[0015]在一个具体的实施方式中，主存储区中的所有主存储单元所占的金属层，和第一冗余存储区及第二冗余存储区中的冗余存储单元所占用的金属层相同。且主存储区中所有主存储单元所使用的材料，与第一冗余存储区及第二冗余存储区中的冗余存储单元所使用的材料相同。使主存储单元和冗余存储单元采用相同的材料，设置在相同的金属层位置，以便于同时加工出主存储单元和冗余存储单元。
[0016]第二方面，本专利技术还提供了一种MRAM，该MRAM包括上述任意一种MRAM存储阵列。通
过将每个存储区中的冗余存储区分为的第一冗余存储区和第二冗余存储区，使第一冗余存储区呈带状环绕主存储区，第二冗余存储区中的每个带状冗余存储区扣合在第一冗余存储区对应凸起位置处，从而能够将第一冗余存储区设置的较窄些，将第二冗余存储区中的每个带状冗余存储区设置的较宽些，从而既能够克服由于CMP工艺造成的存储阵列角落失效问题，提高产品制造良率。同时冗余存储单元也没有不填满相邻两个存储区之间的空间，能够避免出现较宽的第一冗余存储区对外围电路产生影响，进而保证不会造成过大的RC Delay影响。且只需改变在制造主存储单元及冗余存储单元时的光罩即本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MRAM存储阵列，其特征在于，包括多个间隔排布的存储区，其中，每个存储区包括：主存储区，其中，所述主存储区中设置有主存储单元；第一冗余存储区，所述第一冗余存储区呈带状环绕所述主存储区，且所述第一冗余存储区中设置有至少一排冗余存储单元；第二冗余存储区，所述第二冗余存储区包括多个带状冗余存储区，每个带状冗余存储区扣合在所述第一冗余存储区的对应凸起位置处；且每个带状冗余存储区中均设置有至少一排冗余存储单元。2.如权利要求1所述的MRAM存储阵列，其特征在于，所述第一冗余存储区设置有3～7排冗余存储单元，且所述3～7排冗余存储单元由靠近所述主存储区向远离所述主存储区方向依次排列。3.如权利要求1～2任一项所述的MRAM存储阵列，其特征在于，所述主存储区的形状为矩形；所述第一冗余存储区的形状为矩形带状；所述第二冗余存储区包含有四个所述带状冗余存储区，所述四个带状冗余存储区与所述第一冗余存储区的四个角一一对应；每个带状冗余存储区的形状均为L形，以扣合在所述第一冗余存储区的对应角位置处。4.如权利要求3所述的MRAM存储阵列，其特征在于，所述主存储区中包括有多个呈阵列排布的主存储单元阵列，每个主存储单元阵列中阵列排布有多个主存储单元；且任意相邻的两个主存储单元阵列之间通过走线区隔开。5.如权利要求4所述的存储阵列，其特征在于，所述主存储单元的横截面形状为圆形或正方形，所述冗余存储单元的横截面形状为圆形或正方形。6.如权利要求5所述的MRAM存储阵列，其特征在于，所述第一冗余存储区及第二冗余存储区中的冗余存储单元的排列密度，与所述主...

【专利技术属性】
技术研发人员：杨保林，苏显鹏，姜原，
申请(专利权)人：浙江驰拓科技有限公司，
类型：发明
国别省市：