一种电阻测试结构及电阻测试方法技术

本发明专利技术公开了一种电阻测试结构及电阻测试方法。所述电阻测试结构包括：多个第一测试模块；每一所述第一测试模块包括：形成于同一半导体器件有源区之上的两个间隔设置的第一接触结构和第二接触结构；相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且电连接，从而多个所述第一测试模块形成第一串联结构，所述第一串联结构的两端分别电连接一第一测试焊垫；其中，通过在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，实现对所述第一测试模块相应接触电阻的测试与监控。的测试与监控。的测试与监控。

【技术实现步骤摘要】
一种电阻测试结构及电阻测试方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种电阻测试结构及电阻测试方法。

技术介绍

[0002]静态随机存储器(SRAM)由于其低压操作、读写速度快得到广泛应用，其中以6个晶体管为一个存储单元的6T
‑
SRAM最为常见。在6T
‑
SRAM布局中，因为使用更多的晶体管占据了更多的面积。为了减少SRAM在集成电路中的面积，在更为先进的工艺中引入了共享接触孔(shared CT)结构。与普通接触孔(CT)结构相比，共享接触孔工作环境更加复杂，套刻精度、金属硅化物(Salicide)与栅极(例如采用多晶硅)的形貌问题等都会对共享接触孔的接触造成影响，进而增大整个体系的电阻。
[0003]如图1中示出了两种可能的共享接触孔的接触问题，标号A对应区域示出了套刻出现偏差，标号B对应区域示出了金属硅化物损失，这些都会造成共享接触孔的接触问题，进而增大整个体系的电阻。
[0004]因此，如何实现对共享接触孔的接触情况进行准确的测试，进而避免整个体系的电阻增大，是目前亟待解决的问题。

技术实现思路

[0005]本专利技术所要解决的技术问题是，提供一种电阻测试结构及电阻测试方法，以实现对待测组件的接触电阻以及接触情况进行准确的测试及监控。
[0006]为解决上述问题，本专利技术一实施例提供了一种电阻测试结构，包括：多个第一测试模块；每一所述第一测试模块包括：形成于同一半导体器件有源区之上的两个间隔设置的第一接触结构和第二接触结构；相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且电连接，从而多个所述第一测试模块形成第一串联结构，所述第一串联结构的两端分别电连接一第一测试焊垫；其中，通过在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，实现对所述第一测试模块相应接触电阻的测试与监控。
[0007]在一些实施例中，所述有源区为第一掺杂类型的重掺区；所述第一接触结构为接触孔结构，所述接触孔结构与所述重掺区之间形成第一接触电阻；所述第二接触结构为共享接触孔结构，所述共享接触孔结构与所述重掺区之间形成共享接触孔接触电阻；通过在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，基于所述重掺区的电阻、所述第一接触电阻，实现对所述共享接触孔接触电阻的测试与监控。
[0008]在一些实施例中，所述有源区为第一掺杂类型的重掺区，所述第一接触结构与所述第二接触结构均为共享接触孔结构，所述共享接触孔结构与所述重掺区之间形成共享接触孔接触电阻；通过在所述第一串联结构的两端所述第一测试焊垫上施加测试电压并测量输出电流，基于所述重掺区的电阻，实现对所述共享接触孔接触电阻的测试与监控。
[0009]为解决上述问题，本专利技术一实施例还提供了一种电阻测试方法，包括：提供多个相互隔离的半导体器件有源区；于每一所述有源区之上形成一第一测试模块的两个间隔设置的第一接触结构和第二接触结构，其中，相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且电连接，从而多个所述第一测试模块形成第一串联结构，所述第一串联结构的两端分别电连接一第一测试焊垫；在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，以对所述第一测试模块相应接触电阻进行测试与监控。
[0010]本专利技术通过设计一种接触结构的串联结构，并将有源区作为串联结构的一部分，通过在该串联结构两端施加测试电压并测量输出电流，可以对接触结构相应接触电阻进行精准的测试，进而根据测试结果对接触情况进行监控。进一步将包括其它测试模块的串联结构电连接至该串联结构并分步测试，可以实现对相应结构电阻的测试与监控功能。
附图说明
[0011]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0012]图1为共享接触孔存在接触问题示意图；
[0013]图2为本专利技术一实施例提供的电阻测试结构的示意图；
[0014]图3为沿图2中A
‑
A
’
线的膜层剖视图；
[0015]图4为本专利技术另一实施例提供的电阻测试结构的膜层剖视图；
[0016]图5为本专利技术再一实施例提供的电阻测试结构的示意图；
[0017]图6为本专利技术一实施例提供的电阻测试方法的步骤示意图。
[0018]图中标号说明：
[0019]101、P型衬底
ꢀꢀꢀꢀ
102、N阱
ꢀꢀꢀꢀꢀꢀ
103、氧化层
[0020]104、STI
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
105、有源区106、金属硅化物
[0021]107、SiC
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
108、SiN
ꢀꢀꢀꢀꢀꢀ
109、栅极
[0022]110、Ti/TiN
ꢀꢀꢀꢀꢀꢀ
111、W
[0023]401、P型衬底402、N阱
ꢀꢀꢀ
403、氧化层
[0024]404、STI
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
201、有源区406、金属硅化物
[0025]407、SiC
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
408、SiN
ꢀꢀꢀꢀꢀꢀ
409、栅极
[0026]410、Ti/TiN
ꢀꢀꢀꢀꢀꢀ
411、W
具体实施方式
[0027]下面将结合附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0028]为清楚说明本专利技术，以下给出本专利技术中部分技术名词的定义。
[0029]接触孔(CT)：是第一层金属与有源区(AA)或多晶硅之间的绝缘层上的开孔，用于使第一层金属与有源区或多晶硅之间形成接触。
[0030]共享接触孔(Share CT)：是接触孔的一种，共享接触孔同时作为两个及以上部件(例如栅极和源极或栅极和漏极)共用的接触孔。
[0031]通孔(VIA)：是金属层之间的绝缘层上的开孔，用于连接相应的金属层。
[0032]P型衬底(P
‑
type Sub)：是在本征半导体中掺入元素周期表中的第III族元素得内部可流动的正电粒子(空穴)数量大于负电粒子(电子)，形成P型半导体，P型半导体称为衬底(substrat)。
[0033]浅沟道隔离(shallow trench isolation，简称STI)：通常用于0.25um以下工艺，通过利用氮化硅掩膜经过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻测试结构，其特征在于，包括：多个第一测试模块；每一所述第一测试模块包括：形成于同一半导体器件有源区之上的两个间隔设置的第一接触结构和第二接触结构；相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且电连接，从而多个所述第一测试模块形成第一串联结构，所述第一串联结构的两端分别电连接一第一测试焊垫；其中，通过在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，实现对所述第一测试模块相应接触电阻的测试与监控。2.如权利要求1所述的电阻测试结构，其特征在于，所述有源区为第一掺杂类型的重掺区；所述第一接触结构为接触孔结构，所述接触孔结构与所述重掺区之间形成第一接触电阻；所述第二接触结构为共享接触孔结构，所述共享接触孔结构与所述重掺区之间形成共享接触孔接触电阻；通过在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，基于所述重掺区的电阻、所述第一接触电阻，实现对所述共享接触孔接触电阻的测试与监控。3.如权利要求1所述的电阻测试结构，其特征在于，所述有源区为第一掺杂类型的重掺区，所述第一接触结构与所述第二接触结构均为共享接触孔结构，所述共享接触孔结构与所述重掺区之间形成共享接触孔接触电阻；通过在所述第一串联结构的两端所述第一测试焊垫上施加测试电压并测量输出电流，基于所述重掺区的电阻，实现对所述共享接触孔接触电阻的测试与监控。4.如权利要求1所述的电阻测试结构，其特征在于，相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且通过远离所述有源区的第一金属结构电连接，所述第一串联结构的两端分别通过远离所述有源区的第二金属结构电连接相应的第一测试焊垫。5.如权利要求4所述的电阻测试结构，其特征在于，所述第一金属结构、第二金属结构通过对远离所述有源区的同一金属层进行图案化形成。6.如权利要求1所述的电阻测试结构，其特征在于，还包括至少一第二串联结构，所述第二串联结构包括多个串联的第二测试模块；所述第二串联结构一端电连接至所述第一串联结构，另一端电连接一第二测试焊垫；其中，通过在所述第一串联结构一端的第一测试焊垫以及所述第二测试焊垫上施加测试电压并测量输出电流，实现对所述第二测试模块相应电阻的测试与监控。7.一种电阻测试方法，其特征在于，包括：提供多个相互隔离的半导体器件有源区；于每一所述有源区之上形成一第一测试模块的两个间隔设置的第一接触结构和第二接触结构，其中，相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且电连接，从而多个所述第一测试模块形成第一串联结构，所述第一串联结构的两端分别电连接一第一测试焊垫；
在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，以对所述第一测试模块相应接触电阻进行测试与监控。8.如权利要求7所述的电阻测试方法，其特征在于，所述有源区为第一掺杂类型的重掺区，所述第一接触结构为接触孔结构，所述接触孔结构与所述重...

【专利技术属性】
技术研发人员：李留洋，谷东光，常建光，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：