JFET注入型N沟道SiCMOSFET器件及其制备方法技术

本发明专利技术公开了一种JFET注入型N沟道SiC MOSFET器件及其制备方法，所述方法包括如下步骤：在外延层上淀积第一介质层作为离子注入缓冲层；将JFET区上方的第二介质层刻蚀，刻蚀后进行JFET区离子注入；淀积第三介质层，再大面积刻蚀第三介质层并终止于第二介质层，腐蚀第二介质层，自对准形成P阱注入图形，进行P阱注入；再淀积第四介质层，对第四介质层进行光刻形成N型重掺杂源区图形，自对准形成沟道；腐蚀掉第三介质层与第四介质层，光刻形成P型重掺杂接触区，进行离子注入；热氧化形成栅介质层，通过LPCVD淀积多晶硅作栅极完成正面结构。所述方法避免了光刻精度不足，且光刻步骤少，易于精确控制沟道长度，并能够降低JFET电阻，提升器件性能。升器件性能。升器件性能。

【技术实现步骤摘要】
JFET注入型N沟道SiC MOSFET器件及其制备方法


[0001]本专利技术涉及电子元器件
，尤其涉及一种JFET注入型N沟道SiC MOSFET器件及其制备方法。

技术介绍

[0002]由于宽禁带半导体SiC的材料优势以及与Si工艺相兼容的特性，SiC二极管以及MOSFET逐渐开始商业化，高击穿电压、低导通电阻以及大功率的需求也随之逐渐上升。
[0003]对于1 KV级平面栅SiC MOSFET器件而言，导通电阻的主要占比有沟道电阻、JFET区电阻以及漂移区电阻。当器件的沟道长度较大时，沟道电阻为导通电阻的重要影响因素，占比大于50%。因此，为了实现低导通电阻的大功率器件，器件的沟道长度需缩短，而随着沟道长度的减小，JFET区电阻以及漂移区电阻占比逐渐提高，且当JFET区宽度以及沟道长度减小到一定程度时，JFET区电阻与漂移区电阻相当。漂移区掺杂浓度以及厚度受到击穿电压的限制，因此，漂移区电阻仅由其材料参数决定。JFET区电阻的决定因素包括JFET区宽度与JFET区掺杂浓度，JFET区宽度作为元胞尺寸的一部分，当器件元胞尺寸受限时，JFET区宽度变化对导通电阻影响不大；所以，为了降低JFET区电阻，可以提升JFET区掺杂浓度，目前有两种方法：第一种是在N型漂移区上外延生长高浓度N型电流扩展层(Current Spreading Layer, CSL)；另外一种则是通过离子注入进行JFET区注入。
[0004]此外，随着沟道长度的减小，受光刻精度限制，沟道长度的尺寸较难精确控制，而自对准工艺通过淀积刻蚀避开了使用光刻形成注入图形，能够精确控制沟道尺寸，达到亚微米级别。在元胞中相邻P阱之间的区域即为JFET区，因此，P阱的离子注入与JFET区离子注入可通过自对准实现，并可以与后续沟道自对准工艺相兼容。

技术实现思路

[0005]本专利技术所要解决的技术问题是如何提供一种避免光刻精度不足，且光刻步骤少，易于精确控制沟道长度，并能够降低JFET电阻，提升器件性能的JFET注入型N沟道SiC MOSFET器件。
[0006]为解决上述技术问题，本专利技术所采取的技术方案是：一种JFET注入型N沟道SiC MOSFET器件，其特征在于：包括外延层，外延层的上部中间形成有JFET注入区，所述JFET注入区的两侧各形成一个P阱区，每个所述P阱区上表面的内侧形成有一个N+区，所述N+区外侧的所述P阱区的上表面成有一个P+区，所述外延层的上表面形成有栅介质层，所述栅介质层的左右两侧分别延伸到所述N+区的上表面，所述栅介质层的上表面形成有栅极，所述栅极的外侧形成有层间介质，所述层间介质将所述栅极以及栅介质层的左右侧面覆盖，且所述层间介质与左右两侧的N+区的上表面接触，所述层间介质的外侧形成有源极，所述源极的左右两侧与所述P+区以及层间介质外侧的N+区接触，所述外延层的下表面形成有漏极。
[0007]进一步的技术方案在于：所述外延层包括位于下侧的N+衬底和位于上侧的N
‑
漂移区。
[0008]本专利技术还公开了一种JFET注入型N沟道SiC MOSFET器件的制备方法，其特征在于包括如下步骤：S1：在外延层上淀积第一介质层作为离子注入缓冲层；在第一介质层的表面淀积第二介质层，将JFET区上方的第二介质层刻蚀，刻蚀后进行JFET区离子注入；S2：在上述器件的表面淀积第三介质层，再大面积刻蚀第三介质层并终止于第二介质层，使用湿法腐蚀去掉剩余的第二介质层，自对准形成P阱注入图形，在JFET区的两侧进行P阱离子注入；S3：再淀积第四介质层，对第四介质层进行光刻形成N型重掺杂源区图形，并刻蚀，在JFET区上方第三介质层上形成侧墙，进行N型重掺杂源区离子注入，自对准形成沟道；S4：腐蚀掉第三介质层与第四介质层，光刻形成P型重掺杂接触区，进行离子注入；表面处理后，热氧化形成栅介质层，通过LPCVD淀积多晶硅作栅极完成正面结构；S5：蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
[0009]进一步的技术方案在于，所述步骤S1具体包括如下步骤：步骤S101：在N+型衬底上外延生长厚度为5μm~15μm且掺杂浓度为5
×
10
15
~2
×
10
16 cm
‑3的N
‑
型漂移区，在N
‑
型漂移区上淀积30nm~100nm的第一介质层作为离子注入缓冲层；步骤S102：在第一介质层的上表面淀积0.4μm~2μm厚度的第二介质层，对JFET注入区上侧的第二介质层进行光刻，形成JFET区图形，刻蚀后进行JFET区的N型离子注入，JFET区宽度为0.5μm ~5 μm，N型掺杂浓度为5
×
10
16
~1
×
10
17 cm
‑3，深度为0.6~1.2μm。
[0010]进一步的技术方案在于，所述步骤S2具体包括如下步骤：步骤S201：在步骤S1处理后的器件的上表面淀积0.3μm~2 μm厚度的第三介质层；步骤S202：大面积刻蚀第三介质层并终止于第二介质层，使得JFET注入区上侧的第三介质层保留，然后使用湿法腐蚀去掉第三介质层两侧的第二介质层，自对准形成P阱注入图形，进行P阱离子注入，P阱区域的宽度为4~7 μm，P型掺杂浓度为1
×
1017~8
×
1017 cm
‑
3，深度为0.6~1.2μm。
[0011]进一步的技术方案在于，所述步骤S3具体包括如下步骤：步骤S301：在步骤S2处理后的器件的表面淀积0.1μm~1 μm厚度的第四介质层；步骤S302、对所述第四介质层进行光刻，光刻形成N型重掺杂源区图形，刻蚀，并在JFET注入区上方第三介质层的左右两侧上形成侧墙，进行N型重掺杂源区离子注入，自对准形成沟道，沟道长度为0.1~1 μm，N型重掺杂源区深度为0.1~0.6 μm，N型掺杂浓度为1
×
10
19
~1
×
10
21 cm
‑3。
[0012]进一步的技术方案在于，所述步骤S4具体包括如下步骤：步骤S401、腐蚀去掉第三介质层与第四介质层，光刻形成P型重掺杂接触区，进行离子注入，其深度为0.1~0.6 μm，掺杂浓度为1
×
10
19
~1
×
10
21 cm
‑3；步骤S402、腐蚀去掉剩余的第一介质层，在器件的表面热氧化生长栅介质层；步骤S403、在所述栅介质层的上表面使用LPCVD多晶硅工艺作为栅电极；步骤S404、在栅极的外侧淀积层间介质，用于隔离多晶硅栅极与源极金属，在所述层间介质的外侧形成源极金属。
[0013]进一步的技术方案在于，所述步骤S5具体包括如下步骤：蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。
[0014]采用上述技术方案所产生的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种JFET注入型N沟道SiC MOSFET器件，其特征在于：包括外延层，外延层（1）的上部中间形成有JFET注入区，所述JFET注入区的两侧各形成一个P阱区，每个所述P阱区上表面的内侧形成有一个N+区，所述N+区外侧的所述P阱区的上表面成有一个P+区，所述外延层的上表面形成有栅介质层（6），所述栅介质层（6）的左右两侧分别延伸到所述N+区的上表面，所述栅介质层（6）的上表面形成有栅极（7），所述栅极（7）的外侧形成有层间介质（8），所述层间介质（8）将所述栅极（7）以及栅介质层（6）的左右侧面覆盖，且所述层间介质（8）与左右两侧的N+区的上表面接触，所述层间介质（8）的外侧形成有源极（9），所述源极（9）的左右两侧与所述P+区以及层间介质（8）外侧的N+区接触，所述外延层（1）的下表面形成有漏极（10）。2.如权利要求1所述的JFET注入型N沟道SiC MOSFET器件，其特征在于：所述外延层（1）包括位于下侧的N+衬底（1
‑
1）和位于上侧的N
‑
漂移区（1
‑
2）。3.如权利要求2所述的JFET注入型N沟道SiC MOSFET器件，其特征在于：所述N
‑
漂移区为N型4H
‑
SiC。4.一种JFET注入型N沟道SiC MOSFET器件的制备方法，其特征在于包括如下步骤：S1：在外延层（1）上淀积第一介质层（2）作为离子注入缓冲层；在第一介质层（2）的表面淀积第二介质层（3），将JFET区上方的第二介质层（3）刻蚀，刻蚀后进行JFET区离子注入；S2：在上述器件的表面淀积第三介质层（4），再大面积刻蚀第三介质层（4）并终止于第二介质层（3），使用湿法腐蚀去掉剩余的第二介质层（3），自对准形成P阱注入图形，在JFET区的两侧进行P阱离子注入；S3：再淀积第四介质层（5），对第四介质层（5）进行光刻形成N型重掺杂源区图形，并在JFET区上方第三介质层（4）上形成侧墙，进行N型重掺杂源区离子注入，自对准形成沟道；S4：腐蚀掉第三介质层（4）与第四介质层（5），光刻形成P型重掺杂接触区，进行离子注入；表面处理后，热氧化形成栅介质层（6），通过LPCVD淀积多晶硅作栅极完成正面结构；S5：蒸发溅射所需电极金属完成整个JFET注入型N沟道SiC MOSFET结构。5.如权利要求4所述的JFET注入型N沟道SiC MOSFET器件的制备方法，其特征在于，所述步骤S1具体包括如下步骤：步骤S101：在N+型衬底（1
‑
1）上外延生长厚度为5μm~15μm且掺杂浓度为5
×
10
15
~2
×
10
16 cm
‑3的N
‑
型漂移区（1
‑
2），在N
‑
型漂移区（1
‑
2）上淀积30nm~100nm的第一介质...

【专利技术属性】
技术研发人员：刘相伍，王永维，陟金华，廖龙忠，安国雨，周国，冯旺，张力江，付兴中，商庆杰，高昶，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：