由单晶硅制成的半导体晶片及其生产方法技术

半导体晶片及其生产方法。半导体晶片由单晶硅制成，单晶硅具有根据新ASTM的不低于5.0x10

【技术实现步骤摘要】
【国外来华专利技术】由单晶硅制成的半导体晶片及其生产方法
[0001]本专利技术涉及一种由包含氧和氮的单晶硅制成的半导体晶片，其中该半导体晶片的正面覆盖有由硅制成的外延层。具有沉积的外延层的半导体晶片也称为外延半导体晶片。
[0002]当根据切克劳斯基法(CZ法)从石英坩埚中所含的熔体中提拉用于生产半导体晶片的单晶时，坩埚材料形成掺入单晶以及由单晶所衍生的半导体晶片中的氧源。例如可以借助于控制通过提拉装置的氩气的压力和流量，或者借助于在提拉单晶期间调节坩埚和晶种的旋转，或者借助于施加到熔体上的磁场，或者通过这些措施的组合而十分精确地控制掺入的氧的浓度。
[0003]氧在BMD缺陷(BMD，块体微缺陷)的形成中起着重要作用。BMD是在热处理过程中BMD晶种生长到其中的氧沉淀物。它们充当内部吸除剂，即充当杂质的能量槽(energy sink)，因此从根本上来说它们是有利的。一个例外是它们存在于计划用于容纳电子部件的位置。为了避免在这样的位置处形成BMD，可以在半导体晶片上沉积外延层，并设置为将电子部件容纳在外延层中。
[0004]WO 2019/011638A1公开了一种外延硅晶片及该外延硅晶片的包含外延后热处理的制造方法。该外延硅晶片包含八面体形状的BMD，通过IR断层成像确定，BMD的平均尺寸为13
‑
35nm，平均密度不低于3x 108cm
‑3且不高于4x 109cm
‑3。该晶片的镍吸除效率为至少90％。
[0005]尽管所公开的晶片就镍吸除效率而言满足了器件工业的当前规范，但是外延后热处理实质上增加了表面缺陷的数量。
[0006]根据US 2006 0 150 894A1，可以通过将外延层沉积在从经受了预退火的单晶块上切割的衬底晶片上，来制造覆盖有外延层的半导体晶片。尽管这种外延晶片在表面缺陷的数量方面表现出相当好的性能，但其镍吸除效率仍然相对较差。
[0007]因此，本专利技术要解决的问题是提供一种外延硅晶片，该外延硅晶片显示出镍的有效吸除，以及外延层上相对较低数量的表面缺陷。
[0008]该问题通过由单晶硅制成的半导体晶片来解决，该半导体晶片具有根据新ASTM的氧浓度不小于5.0x 10
17
原子/cm3且不大于6.5x 10
17
原子/cm3，根据新ASTM的氮浓度不低于1.0x 10
13
原子/cm3且不大于1.0x 10
14
原子/cm3，其中该半导体晶片的正面覆盖有由硅制成的外延层，其中在对该覆盖有外延层的晶片在780℃的温度下进行3小时时段的热处理并在600℃的温度下进行10小时时段的热处理之后，该半导体晶片包含BMD，通过透射电子显微镜确定，BMD的平均尺寸不超过10nm，并且通过反应离子刻蚀确定，BMD在邻近外延层的区域中的平均密度不低于1.0x 10
11
cm
‑3。
[0009]专利技术人发现，为了使表面缺陷的数量保持在相对较低的水准，BMD的平均尺寸需要严格限制为不超过10nm。特别地，在沉积外延层之后存在的表面缺陷的数量不应该通过外延前热处理(pre
‑
epitaxial heat treatment)而显著增加。此外，为了确保相对高的镍吸除效率，需要存在相对较高的BMD密度。为了获得足够的活性作为内部吸除剂，BMD的密度必须不小于1.0x10
11
cm
‑3。根据一个实施方案，镍吸除效率至少为95％。镍吸除效率定义为：Ni的总有意污染量与两个晶片表面区域上的Ni量之差与Ni的总有意污染量的比。
[0010]根据一个实施方案，该半导体晶片具有根据新ASTM的间隙氧浓度不低于5.0x 10
17
原子/cm3且不高于6.5x 10
17
原子/cm3。
[0011]根据一个实施方案，该半导体晶片具有根据新ASTM的氮浓度不低于1.0x 10
13
原子/cm3且不高于1.0x 10
14
原子/cm3。通过使用FTIR光谱仪测定红外吸收在波长为1107cm
‑1的间隙氧浓度。该方法根据SEMI MF1188来执行。该方法根据国际可追溯标准进行校准。
[0012]通过使用FTIR光谱仪测定红外吸收在波长为240cm
‑1、250cm
‑1和267cm
‑1的氮浓度。测量前，将被测试材料加热至600℃，保持6小时。在测量期间，将样品冷却至10K。该方法通过具有已知氮浓度的标准品进行校正。
[0013]与SIMS的相关性如下：氮浓度FTIR(原子/cm3)＝0.6*氮浓度SIMS(原子/cm3)。
[0014]从半导体晶片的中心到边缘来确定BMD的尺寸和密度，并分别通过透射电子显微镜(TEM)和反应离子刻蚀(RIE)来进行评估。例如，在JP 2007123 543A2中公开的RIE的原理。
[0015]BMD的平均尺寸定义为平均对角线尺寸。
[0016]表面缺陷可以作为LLS(局部光散射缺陷)被检测。基于光散射操作的检测工具是可商购的。
[0017]根据一个实施方案，BMD的平均密度在邻近外延层的区域中沿深度方向逐渐降低。根据一个实施方案，在半导体晶片的与外延层和半导体晶片的正面之间的界面间隔不小于2μm且不大于7微米以及深度至少为35μm的区域中存在位错环。
[0018]本专利技术还涉及一种用于生产半导体晶片的方法，该半导体晶片是由单晶硅制成的，该方法包括：
[0019]在含有氢气的气氛中根据切克劳斯基法从包含氮的熔体中提拉单晶，该气氛中氢气的分压不小于5Pa且不大于30Pa，使得在具有均匀直径的单晶段中，氧浓度不低于5.0x 10
17
原子/cm3且不高于6.5x 10
17
原子/cm3，氮浓度不低于不低于1.0x 10
13
原子/cm3且不高于1.0x 10
14
原子/cm3；
[0020]控制提拉速度V，使得具有均匀直径的段中的单晶在Pv区域中生长；
[0021]从具有均匀直径的单晶段分离半导体晶片；
[0022]以不低于0.5℃/min且不高于2℃/min的速率，将半导体晶片从不低于600℃的温度热处理至不高于900℃的目标温度；
[0023]以不低于0.5℃/min且不高于2℃/min的速率，将半导体晶片从目标温度冷却至不高于600℃的温度；
[0024]并且在经过热处理的半导体晶片的正面沉积硅的外延层，以形成外延半导体晶片。
[0025]Pv区域是空位占主导地位的区域，但它被归类为无缺陷区域，因为在单晶的结晶过程中，晶体原生颗粒(COP)和氧化诱导的层错(OSF)不会在其中形成。通过控制V/G、提拉速度V以及单晶与熔体间界面处的温度梯度G，单晶在Pv区域生长。
[0026]根据本专利技术的方法包含在外延层的沉积之前，将半导体晶片从600℃热处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.由单晶硅制成的半导体晶片，所述半导体晶片具有根据新ASTM的不小于5.0x 10
17
原子/cm3且不大于6.5x 10
17
原子/cm3的氧浓度，根据新ASTM的不小于1x 10
13
原子/cm3且不大于1.0x 10
14
原子/cm3的氮浓度，其中所述半导体晶片的正面覆盖有由硅制成的外延层，其中在对该覆盖有外延层的晶片在780℃的温度下进行3小时时段的热处理并在600℃的温度下进行10小时时段的热处理之后，所述半导体晶片包含BMD，通过透射电子显微镜确定，所述BMD的平均尺寸不超过10nm，并且通过反应离子刻蚀确定，所述BMD在邻近所述外延层的区域中的平均密度不低于1.0x10
11
cm
‑3。2.根据权利要求1所述的晶片，其中所述半导体晶片具有至少95％的镍吸除效率。3.根据权利要求1和2任一项所述的晶片，其中BMD的平均密度在邻近所述外延层的区域中沿深度方向降低。4.根据权利要求1至3任一项所述的晶片，其中在与所述外延层和所述半导体晶片的正面之间的界面间隔不小于2μm且不大于7μm并且具有至少35μm深度的所述半导体晶片的区域中存在位错...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：