本实用新型专利技术公开了一种基于FPGA的数字电路口袋实验装置，涉及数字电路实验装置应用技术领域，包括电源模块、FPGA模块、DDR模块、USB转串口模块、以太网模块和输入输出设备。所述电源模块包括供电电源和电源转换电路，为FPGA模块、以太网模块、USB接口、输入输出设备提供工作电压。所述FPGA模块包括FPGA芯片、时钟电路和FLASH芯片。所述时钟模块为所述FPGA模块提供工作时钟；所述FLASH芯片和所述的DDR模块用于存储比特流文件。所述USB转串口模块和以太网模块用于传输比特流文件；所述输入输出设备包括与FPGA输入输出引脚相接的拨码开关、独立按键、流水灯、数码显示管和VGA接口。所述输入输出设备用于对比特流文件进行调试。入输出设备用于对比特流文件进行调试。入输出设备用于对比特流文件进行调试。
【技术实现步骤摘要】
一种基于FPGA的数字电路口袋实验装置
[0001]本技术涉及数字电路实验装置应用
，尤其涉及一种基于 FPGA的数字电路口袋实验装置。
技术介绍
[0002]针对实验室设备陈旧的问题，目前部分高校已经组织师资队伍，结合院校自身的特点和相关技术进行实验设备的自主研发，并投入到教学活动和实践活动中。通过口袋实验设备研发，不仅可以拓宽实验内容，提高实验教学效果，还可以提高实验教学队伍的教学科研水平，此外还可节省资金，加速实验室建设。
[0003]过去的实验项目都是通过实验箱进行验证性的实验，学生积极性不高，掌握效果不明显。使用一种口袋实验板，在保证功能不缩水的情况下，尽量减少开发板的体积，以方便学生随身携带，使其可随时随地实验，同时可具备在线编写与编译(无须下载安装编程软件)、云端代码上传、师生线上教学互动、在线经验交流分享等功能，从而打破传统实验室的时效性和封闭性；同时增加学生学习的趣味性，还能有效激发学生的创新思维和主观能动性，在实验项目开发、创新能力转化、竞赛技能掌握等方面提升。可覆盖专业基础学科、专业选修学科的多门课程的实验需求，包括课内实验、实验课程、课后拓展实验等，涉及计算机科学与技术、网络工程、信息安全、电子信息工程、电气工程及其自动化等多个专业。
技术实现思路
[0004]为了解决上述问题，本技术提供了一种基于FPGA的数字电路口袋实验装置。
[0005]为实现上述目的，本技术提供的基于FPGA的数字电路口袋实验装置是这样实现的：本技术公开了一种基于FPGA的数字电路口袋实验装置，包括电源模块、FPGA模块、DDR模块、USB转串口模块、以太网模块和输入输出设备。所述电源模块包括供电电源和电源转换电路，为FPGA模块、以太网模块、USB接口、输入输出设备提供工作电压。所述FPGA模块包括FPGA 芯片、时钟电路和FLASH芯片。所述时钟模块为所述FPGA模块提供工作时钟；所述FLASH芯片和所述的DDR模块用于存储比特流文件。所述USB转串口模块和以太网模块用于传输比特流文件；所述输入输出设备包括与FPGA输入输出引脚相接的拨码开关、独立按键、流水灯、数码显示管和VGA接口。所述输入输出设备用于对比特流文件进行调试。
[0006]作为优选，所述的流水灯模块包括16个发光二极管，16个发光二极管的正极分别通过各自的限流电阻接至3.3V电源端，16个发光二极管的负极分别接至FPGA芯片的16个I/O管脚。
[0007]作为优选，所述的拨码开关模块包括16个拨码开关，16个拨码开关的 1脚均接至地端，16个拨码开关的3脚均接至3.3V电源端，16个拨码开关的2脚分别通过各自的限流电阻接至FPGA芯片的16个I/O管脚。
[0008]作为优选，所述的数码显示管模块包括2个四位数码管芯片，2个四位数码管芯片的8个LED显示管(CA
‑
CG、DP)分别通过各自的限流电阻接至FPGA芯片的I/O管脚，2个四位数
码管的位选信号(A1
‑
A4)分别通过各自的三极管和限流电阻的串联电路接至FPGA芯片的I/O管脚。
[0009]作为优选，所述的VGA接口包括DB15连接器，DB15连接器的1
‑
3脚分别通过各自的并联电阻支路接至FPGA芯片的I/O管脚，用于传输红、绿、蓝信号；DB15连接器的13
‑
14脚分别通过各自的限流电阻接至FPGA芯片的 I/O管脚，用于传输水平同步和垂直同步信号；DB15连接器的5
‑
8脚、10 脚均接地端。
[0010]作为优选，所述的独立按键包括复位按键和配置按键，复位按键和配置按键的4脚均接至FPGA芯片的I/O管脚，复位按键和配置按键的4脚分别通过各自的限流电阻接至3.3V电源端，复位按键和配置按键的1脚均接地端。
[0011]作为优选，所述的DDR模块包括同步动态随机存储器，同步动态随机存储器的地址输入接口(A0
‑
A13)，数据输入输出接口(DQ0
‑
DQ15)，时钟输入口(CK#、CK)以及所有的控制接口均接至FPGA芯片的I/O管脚，用于缓存大容量数据。
[0012]作为优选，所述的FLASH模块包括FLASH芯片。FLASH芯片的数据输入输出接口(DQ0、DQ1、DQ2、DQ3)，时钟接口(C)和片选信号(S#)均接至 FPGA芯片的I/O管脚，用于存储程序，方便程序在线更新。
[0013]作为优选，所述的USB转串口模块包括USB接口、转换芯片、RS232收发器和EEPROM。所述的USB接口为micro
‑
USB接口，用于对外提供通用性接口。转换芯片位于USB接口和FPGA芯片之间。转换芯片有两个独立端口，可分别将USB接口转换为RS232和JTAG接口。USB接口转RS232接口用于USB 接口和FPGA之间的数据交换；USB接口转JTAG接口用于配置FPGA。RS232 收发器位于转换芯片和FPGA之间，用于实现电平转换。外部数据经USB接口的数据接口(D+、D
‑
)传送至转换芯片的数据接口(DP、DM)，之后在转换芯片的内部转换成RS232信号，最后经RS232收发器传送至FPGA芯片；FPGA 芯片内的数据经RS232收发器传送至转换芯片，在转换芯片内部转换成USB 信号，之后经由转换芯片的数据接口(DP、DM)传送至USB接口的数据接口 (D+、D
‑
)。配置程序经USB接口的数据接口(D+、D
‑
)传送至转换芯片的数据接口(DP、DM)，之后在转换芯片的内部转换成JTAG信号，最后传送至FPGA 芯片的JTAG配置模块，实现对FPGA芯片的配置。EEPROM芯片用于配置转换芯片的工作模式。
[0014]作为优选，所述的以太网模块包括以太网收发器和RJ45连接器。以太网收发器的XTAL1和XTAL2之间接外部晶振；以太网收发器的简化媒体独立接口RMII信号(TXEN、TXD0
‑
TXD1、RXD0
‑
RXD1、CRS_DV、RXER)、串行管理接口SMI信号(MDIO、MDC)、nINT/REFCLKO和nRST均接至FPGA芯片I/O管脚；以太网收发器的以太网信号(TXP、TXN、RXP和RXN)分别接RJ45连接器的数据接收和发送接口(RD+、RD
‑
、TD+、TD
‑
)；以太网收发器的LED信号接至 RJ45连接器的指示灯管脚。外部数据经RJ45连接器的数据接收接口(RD+、 RD
‑
)传送至以太网收发器，之后由以太网收发器RMII信号(RXD0
‑
RXD1)传送至FPGA芯片；FPGA芯片产生的数据由RMII信号(TXD0
‑
TXD1)传至以太网收发器，之后经以太网收发器传至RJ45连接器数据发送接口(TD+、TD
‑
...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的数字电路口袋实验装置，包括电源模块、FPGA模块、DDR模块、USB转串口模块、时钟模块、以太网模块和输入输出设备，其特征在于：所述电源模块包括供电电源和电源转换电路，为FPGA模块、以太网模块、USB接口、输入输出设备提供工作电压,所述FPGA模块包括FPGA芯片、时钟电路和FLASH芯片，所述时钟模块为所述FPGA模块提供工作时钟；所述FLASH芯片和所述的DDR模块用于存储比特流文件,所述USB转串口模块和以太网模块用于传输比特流文件；所述输入输出设备包括与FPGA输入输出引脚相接的拨码开关、独立按键、流水灯、数码显示管和VGA接口,所述输入输出设备用于对比特流文件进行调试。2.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其特征在于:所述的流水灯模块包括16个发光二极管，16个发光二极管的正极分别通过各自的限流电阻接至3.3V电源端，16个发光二极管的负极分别接至FPGA芯片的16个I/O管脚。3.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其特征在于:所述的拨码开关模块包括16个拨码开关，16个拨码开关的1脚均接至地端，16个拨码开关的3脚均接至3.3V电源端，16个拨码开关的2脚分别通过各自的限流电阻接至FPGA芯片的16个I/O管脚。4.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其特征在于:所述的数码显示管模块包括2个四位数码管芯片，2个四位数码管芯片的8个LED显示管(CA
‑
CG、DP)分别通过各自的限流电阻接至FPGA芯片的I/O管脚，2个四位数码管的位选信号(A1
‑
A4)分别通过各自的三极管和限流电阻的串联电路接至FPGA芯片的I/O管脚。5.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其特征在于:所述的VGA接口包括DB15连接器，DB15连接器的1
‑
3脚分别通过各自的并联电阻支路接至FPGA芯片的I/O管脚，用于传输红、绿、蓝信号；DB15连接器的13
‑
14脚分别通过各自的限流电阻接至FPGA芯片的I/O管脚，用于传输水平同步和垂直同步信号；DB15连接器的5
‑
8脚、10脚均接地端。6.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其特征在于:所述的独立按键包括复位按键和配置按键，复位按键和配置按键的4脚均接至FPGA芯片的I/O管脚，复位按键和配置按键的4脚分别通过各自的限流电阻接至3.3V电源端，复位按键和配置按键的1脚均接地端。7.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其特征在于:所述的DDR模块包括同步动态随机存储器，同步动态随机存储器的地址输入接口(A0
‑
A13)，数据输入输出接口(DQ0
‑
DQ15)，时钟输入口(CK#、CK)以及所有的控制接口均接至FPGA芯片的I/O管脚，用于缓存大容量数据。8.根据权利要求1所述的一种基于FPGA的数字电路口袋实验装置，其...
【专利技术属性】
技术研发人员：马伟，田静，
申请(专利权)人：宁夏大学新华学院，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。