半导体存储装置制造方法及图纸

本发明专利技术的半导体存储装置具备：衬底；多个栅极电极；半导体层，与栅极电极对向；电荷蓄积层，设置在栅极电极与半导体层之间；导电层，连接于半导体层的一端部；以及控制电路，与栅极电极及导电层电连接。多个栅极电极包含：第1栅极电极；第2栅极电极，比第1栅极电极离导电层远；以及虚拟栅极电极，设置在第1栅极与第2栅极电极之间。控制电路构成为能够执行抹除动作。抹除动作包含：针对导电层的第1抹除电压供给动作；针对虚拟栅极电极的第1编程动作，在第1抹除电压供给动作之后执行；以及第2抹除电压供给动作，在第1编程动作之后执行，对导电层供给与第1抹除电压相同或大于第1抹除电压的第2抹除电压。抹除电压。抹除电压。

【技术实现步骤摘要】
半导体存储装置
[0001][相关申请的交叉参考][0002]本申请基于2021年08月18日提出申请的在先日本专利申请第2021
‑
133715号的优先权而主张优先权利益，通过引用将其全部内容并入本文中。


[0003]本实施方式涉及一种半导体存储装置。

技术介绍

[0004]已知一种半导体存储装置，具备：衬底；多个栅极电极，排列在与衬底的表面交叉的第1方向上；以及半导体层，在第1方向上延伸且与多个栅极电极对向。

技术实现思路

[0005]本专利技术的一实施方式提供一种能够实现适宜的抹除动作的半导体存储装置。
[0006]一实施方式的半导体存储装置具备：衬底；多个栅极电极，排列在与衬底的表面交叉的第1方向上；半导体层，在第1方向上延伸，与多个栅极电极对向；电荷蓄积层，设置在多个栅极电极与半导体层之间；导电层，连接于半导体层的第1方向的一端部；以及控制电路，与多个栅极电极及导电层电连接。多个栅极电极包含：多个第1栅极电极；多个第2栅极电极，比多个第1栅极电极离导电层远；以及虚拟栅极电极，设置在多个第1栅极电极与多个第2栅极电极之间。控制电路构成为能够执行抹除动作。抹除动作包含：至少一次第1抹除电压供给动作，对导电层供给第1抹除电压；第1编程动作，在至少一次第1抹除电压供给动作之后执行，对虚拟栅极电极供给编程电压；至少一次第2抹除电压供给动作，在第1编程动作之后执行，对导电层供给与第1抹除电压相同或大于第1抹除电压的第2抹除电压。
[0007]根据所述构成，能够提供一种能够实现适宜的抹除动作的半导体存储装置。
附图说明
[0008]图1是表示第1实施方式的存储器系统10的构成的示意性框图。
[0009]图2是表示存储器系统10的构成例的示意性侧视图。
[0010]图3是表示存储器系统10的构成例的示意性俯视图。
[0011]图4是表示存储器裸片MD的构成的示意性框图。
[0012]图5是表示存储器裸片MD的一部分构成的示意性电路图。
[0013]图6是表示存储器裸片MD的一部分构成的示意性立体图。
[0014]图7是表示存储器裸片MD的一部分构成的示意性剖视图。
[0015]图8是表示存储器裸片MD的一部分构成的示意性剖视图。
[0016]图9是表示存储器裸片MD的一部分构成的示意性剖视图。
[0017]图10是用来说明记录着1比特数据的存储单元MC的阈值电压的示意性柱状图。
[0018]图11(a)～(c)是用来说明记录着3比特数据的存储单元MC的阈值电压的示意性柱
状图。
[0019]图12是用来说明存储器裸片MD的动作方法的流程图。
[0020]图13是用来说明存储器裸片MD的动作方法的时序图。
[0021]图14是用来说明存储器裸片MD的动作方法的示意性剖视图。
[0022]图15是用来说明存储器裸片MD的动作方法的示意性剖视图。
[0023]图16是用来说明存储器裸片MD的动作方法的示意性剖视图。
[0024]图17是用来说明存储器裸片MD的动作方法的示意性剖视图。
[0025]图18(a)～(c)是用来说明通常的存储单元MC及虚拟存储单元DMC的阈值电压的示意性柱状图。
[0026]图19(a)～(c)是用来说明通常的存储单元MC及虚拟存储单元DMC的阈值电压的示意性柱状图。
[0027]图20是用来说明比较例1的半导体存储装置的抹除动作的时序图。
[0028]图21是用来说明比较例2的半导体存储装置的抹除动作的时序图。
[0029]图22是用来说明比较例2的虚拟存储单元DMC的阈值电压的示意性柱状图。
[0030]图23是表示变化例的半导体存储装置的一部分构成的示意性剖视图。
[0031]图24是用来说明第2实施方式的半导体存储装置的抹除动作的流程图。
[0032]图25是用来说明第2实施方式的半导体存储装置的抹除动作的时序图。
[0033]图26是用来说明第3实施方式的半导体存储装置的抹除动作的流程图。
[0034]图27是用来说明第3实施方式的半导体存储装置的抹除动作的时序图。
具体实施方式
[0035]接下来，参照附图对实施方式的半导体存储装置进行详细说明。此外，以下实施方式只不过是一例，并非意在限定本专利技术。
[0036]另外，本说明书中，提及“半导体存储装置”时，有时是指存储器裸片(存储器芯片)，有时也指存储卡、SSD(Solid State Drive，固态硬盘)等包含控制器裸片的存储器系统。进而，有时也指智能手机、平板终端、个人计算机等包含主机的构成。
[0037]另外，本说明书中，提及第1构成“电连接”于第2构成时，可以是第1构成直接连接于第2构成，也可以是第1构成经由配线、半导体部件或晶体管等连接于第2构成。例如在将3个晶体管串联连接的情况下，即使第2个晶体管处于断开(OFF)状态，第1个晶体管也“电连接”于第3个晶体管。
[0038]另外，本说明书中，提及第1构成“连接于”第2构成与第3构成“之间”时，有时是指第1构成、第2构成及第3构成串联连接，且第2构成经由第1构成连接于第3构成。
[0039]另外，本说明书中，提及电路等使2个配线等“导通”时，例如有时是指该电路等包含晶体管等，该晶体管等设置在2个配线之间的电流路径上，且该晶体管等为接通(ON)状态。
[0040]另外，本说明书中，将与衬底的上表面平行的特定方向称为X方向，将与衬底的上表面平行且与X方向垂直的方向称为Y方向，将与衬底的上表面垂直的方向称为Z方向。
[0041]另外，本说明书中，有时将沿着特定面的方向称为第1方向，将沿着该特定面与第1方向交叉的方向称为第2方向，将与该特定面交叉的方向称为第3方向。所述第1方向、第2方
向及第3方向可与X方向、Y方向及Z方向中的任一方向对应，也可不与X方向、Y方向及Z方向中的任一方向对应。
[0042]另外，本说明书中，“上”、“下”等表述是以衬底为基准。例如，将沿着所述Z方向离开衬底的方向称为上，将沿着Z方向接近衬底的方向称为下。另外，关于某构成，提及下表面或下端时，是指该构成的衬底侧的面或端部，提及上表面或上端时，是指该构成的与衬底为相反侧的面或端部。另外，将与X方向或Y方向交叉的面称为侧面等。
[0043]另外，本说明书中，关于构成、部件等，提及特定方向的“宽度”、“长度”或“厚度”等时，有时是指通过SEM(Scanning electron microscopy，扫描电子显微术)或TEM(Transmission electron microscopy，透射电子显微术)等观察到的剖面等的宽度、长度或厚度等。
[0044][第1实施方式][存储器系统10]图1是表示第1实施方式的存储器系统10的构成的示意性框图。
[0045]存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其特征在于具备：衬底；多个栅极电极，排列在与所述衬底的表面交叉的第1方向；半导体层，在所述第1方向延伸，与所述多个栅极电极对向；电荷蓄积层，设置在所述多个栅极电极与所述半导体层之间；导电层，连接于所述半导体层的所述第1方向的一端部；以及控制电路，与所述多个栅极电极及所述导电层电连接；所述多个栅极电极包含：多个第1栅极电极；多个第2栅极电极，比所述多个第1栅极电极远离所述导电层；以及第3栅极电极，设置在所述多个第1栅极电极与所述多个第2栅极电极之间；且所述控制电路构成为能够执行抹除动作；所述抹除动作包含：至少一次第1动作，对所述导电层供给第1电压；第2动作，在至少一次所述第1动作之后执行，对所述第3栅极电极供给第2电压；以及至少一次第3动作，在所述第2动作之后执行，对所述导电层供给与所述第1电压相同或大于所述第1电压的第3电压。2.根据权利要求1所述的半导体存储装置，其特征在于：所述控制电路是在所述第1动作中，对所述多个第1栅极电极及所述多个第2栅极电极供给比所述第1电压小的第4电压，对所述第3栅极电极供给比所述第4电压大且比所述第1电压小的第5电压，在所述第2动作中，对所述多个第1栅极电极及所述多个第2栅极电极供给比所述第4电压大且比所述第2电压小的第6电压，在所述第3动作中，对所述多个第1栅极电极及所述多个第2栅极电极供给所述第4电压，对所述第3栅极电极供给比所述第4电压大且比所述第5电压小的第7电压。3.一种半导体存储装置，其特征在于具备：衬底；多个栅极电极，排列在与所述衬底的表面交叉的第1方向；半导体层，在所述第1方向延伸，与所述多个栅极电极对向；电荷蓄积层，设置在所述多个栅极电极与所述半导体层之间；导电层，连接于所述半导体层的所述第1方向的一端部；以及控制电路，与所述多个栅极电极及所述导电层电连接；所述多个栅极电极包含：多个第1栅极电极；多个第2栅极电极，比所述多个第1栅极电极远离所述导电层；以及第3栅极电极，设置在所述多个第1栅极电极与所述多个第2栅极电极之间；且
所述控制电路构成为能够执行抹除动作；所述抹除动作包含：第1动作，对所述多个第1栅极电极及所述多个第2栅极电极供给第1电压，对所述第3栅极电极供给比所述第1电压大的第2电压；第2动作，对所述多个第1栅极电极及所述多个第2栅极电极供给比所述第1电压大的第3电压，对所述第3栅极电极供给比所述第3电压大的第4电压；以及第3动作，对所述多个第1栅极电极及所述多个第2栅极电极供给所述第1电压，对所述第3栅极电极供给比所述第1电压大且比所述第2电压小的第5电压。4.根据权利要求1至3中任一项所述的半导体存储装置，其特征在于：所述第3栅极电极为虚拟电极。5.根据权利要求1至3中任一项所述的半导体存储装置，其特征在于：所述半导体存储装置具备第1端子，该第1端子能够输出所述半导体存储装置的就绪信号或忙碌信号且连接于所述控制电路，所述第1端子的输出在所述第1动作之前从所述就绪信号变化为所述忙碌信号，所述第1端子的输出从所述第1动作起到所述第3动作结束，维持所述忙碌信号，所述第...

【专利技术属性】
技术研发人员：坂庭学，椎野泰洋，西川浩太，石山佑，铃木慎二，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：