一种封波电路以及一种短路保护电路制造技术

本申请公开了一种封波电路，属于短路保护技术领域，其中，光耦的第三端分别与第一电阻和第一电容的第一端相连，光耦的第四端分别与第一三极管的第一端、第一电容的第二端、VCC相连，第一三极管的第二端分别与第二三极管的控制端以及第二电阻和第二电容的第一端相连，第一三极管的控制端与第一电阻的第一端相连，第一电阻的第二端与缓冲器相连，缓冲器的输出端分别与第三电阻和第四电阻的第一端相连，第三电阻的第二端与第三电容的第一端相连，第二三极管的第一端接地、第二电容、第四电阻、光耦和第三电容的第二端均接地；第二三极管所输出的信号用于接入至逻辑芯片的IO管脚。通过该电路可以降低在搭建封波电路时所需要的成本。可以降低在搭建封波电路时所需要的成本。可以降低在搭建封波电路时所需要的成本。

【技术实现步骤摘要】
一种封波电路以及一种短路保护电路


[0001]本技术涉及短路保护
，特别涉及一种封波电路以及一种短路保护电路。

技术介绍

[0002]在现有技术中，很多电子元器件的短路保护主要是依靠如霍尔、光耦等电流检测器件产生几微秒的封波信号来暂时封锁电子元器件的驱动信号，同时再将检测到的过流信号通过控制芯片的中断管脚来触发芯片内部的终端保护机制，从而让电子元器件开启保护控制逻辑来避免安全事故的发生。
[0003]但是，由于控制芯片上的中断管脚数量有限，这样就会出现有时因为控制芯片上的中断管脚数量不足，而必须选用成本更为高昂的高端芯片搭建电子元器件封波电路来实现保护功能。显然，通过这样的设置方式就会显著增加电子元器件在构建封波电路时的设计成本。目前，针对这一技术问题，还没有较为有效的解决办法。

技术实现思路

[0004]有鉴于此，本技术的目的在于提供一种封波电路以及一种短路保护电路，以减少在搭建封波电路时所需要的设计成本。其具体方案如下：
[0005]一种封波电路，包括：第一三极管、第二三极管、光耦、用于对信号进行缓冲的缓冲器、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容；
[0006]其中，所述光耦的第三端分别与所述第一电阻的第一端和所述第一电容的第一端相连，所述光耦的第四端分别与所述第一三极管的第一端、所述第一电容的第二端以及供电电源相连，所述第一三极管的第二端分别与所述第二电阻的第一端、所述第二电容的第一端和所述第二三极管的控制端相连，所述第一三极管的控制端与所述第一电阻的第一端相连，所述第二电容的第二端和所述第二三极管的第一端均接地，所述第一电阻的第二端与所述缓冲器的输入端相连，所述缓冲器的输出端分别与所述第三电阻的第一端和所述第四电阻的第一端相连，所述第三电阻的第二端与所述第三电容的第一端相连，所述第四电阻的第二端和所述第三电容的第二端均接地；
[0007]相应的，所述光耦的第一端用于接收所述第三电阻所输出的信号，所述光耦的第二端接地，所述第二电阻的第一端用于接收由目标电子元器件的电流检测电路所检测到的过流信号，所述第二三极管所输出的信号用于接入至目标逻辑芯片的IO管脚。
[0008]优选的，所述缓冲器具体为缓冲芯片；
[0009]其中，所述缓冲芯片的OE端与所述第一电阻的第二端相连，所述缓冲芯片的GND端接地，所述缓冲芯片的INA端和VCC端均与供电电源相连；
[0010]相应的，所述缓冲芯片的输出端为所述缓冲器的输出端。
[0011]优选的，还包括：第四电容；
[0012]其中，所述第四电容的第一端与所述缓冲芯片的VCC端相连，所述第四电容的第二
端接地。
[0013]优选的，所述第一三极管具体为PNP型三极管，且所述第二三极管具体为NPN型三极管；
[0014]相应的，所述PNP型三极管的发射极为所述第一三极管的第一端，所述PNP型三极管的集电极为所述第一三极管的第二端，所述PNP型三极管的基集为所述第一三极管的控制端，所述NPN型三极管的发射极为所述第二三极管的第一端，所述NPN型三极管的集电极为所述第二三极管的第二端，所述NPN型三极管的基集为所述第二三极管的控制端。
[0015]优选的，还包括：第五电阻和第六电阻；
[0016]其中，所述第五电阻的第一端和第二端分别与所述第一电容的第二端和所述第一电阻的第二端相连，所述第六电阻的第一端与所述第二电阻的第二端相连，所述第六电阻的第二端接地。
[0017]优选的，还包括：第七电阻；
[0018]其中，所述第七电阻的第一端和第二端分别与所述第二电容的第一端和所述第二三极管的控制端相连。
[0019]优选的，所述光耦具体为PC817。
[0020]优选的，所述目标电子元器件具体为变频器。
[0021]优选的，所述目标逻辑芯片具体为DSP或ARM。
[0022]相应的，本技术还提供一种短路保护电路，包括如前述所公开的一种封波电路。
[0023]可见，在本技术中，当第二电阻接收到由目标电子元器件的电流检测电路所检测到的过流信号时，第二三极管导通，此时第二三极管就会向目标逻辑芯片的IO管脚输出低电平信号，使得第一电阻通过第一电容放电，从而达到导通第一三极管的目的，此时第一三极管和第二三极管达到互锁状态，在第一三极管和第二三极管达到互锁状态的期间，第一三极管不会受到过流信号的控制，会持续保持低电平状态。在缓冲器导通的情况下，第三电容就会通过第三电阻进行充电，此时因为没有达到光耦的导通条件，光耦会处于关断状态，当第三电容充电达到一定程度时，光耦导通、第一三极管关断，从而使得第一三极管和第二三极管的互锁状态解除。显然，因为通过该电路可以产生一段时间的封波信号，并且还可以将第二三极管所输出的中断信号发送至目标逻辑芯片的普通IO管脚，由于逻辑芯片上的普通IO管脚很多，这样就可以选择成本更为低廉的普通逻辑芯片来搭建目标电子元器件的封波电路，所以，通过该电路就可以显著降低在搭建目标电子元器件封波电路时所需要的设计成本。相应的，本技术所提供的一种短路保护电路，同样具有上述有益效果。
附图说明
[0024]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0025]图1为本技术实施例所提供的一种封波电路的结构图；
[0026]图2为本技术实施例所提供的另一种封波电路的结构图；
[0027]图3为本技术实施例所提供的一种变频器的短路保护电路的结构图。
具体实施方式
[0028]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0029]请参见图1，图1为本技术实施例所提供的一种封波电路的结构图，该封波电路包括：第一三极管Q1、第二三极管Q2、光耦U1、用于对信号进行缓冲的缓冲器U2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3；
[0030]其中，光耦U1的第三端分别与第一电阻R1的第一端和第一电容C1的第一端相连，光耦U1的第四端分别与第一三极管Q1的第一端、第一电容C1的第二端以及供电电源VCC相连，第一三极管Q1的第二端分别与第二电阻R2的第一端、第二电容C2的第一端和第二三极管Q2的控制端相连，第一三极管Q1的控制端与第一电阻R1的第一端相连，第二电容C2的第二端和第二三极管Q2的第一端均接地，第一电阻R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封波电路，其特征在于，包括：第一三极管、第二三极管、光耦、用于对信号进行缓冲的缓冲器、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、第三电容；其中，所述光耦的第三端分别与所述第一电阻的第一端和所述第一电容的第一端相连，所述光耦的第四端分别与所述第一三极管的第一端、所述第一电容的第二端以及供电电源相连，所述第一三极管的第二端分别与所述第二电阻的第一端、所述第二电容的第一端和所述第二三极管的控制端相连，所述第一三极管的控制端与所述第一电阻的第一端相连，所述第二电容的第二端和所述第二三极管的第一端均接地，所述第一电阻的第二端与所述缓冲器的输入端相连，所述缓冲器的输出端分别与所述第三电阻的第一端和所述第四电阻的第一端相连，所述第三电阻的第二端与所述第三电容的第一端相连，所述第四电阻的第二端和所述第三电容的第二端均接地；相应的，所述光耦的第一端用于接收所述第三电阻所输出的信号，所述光耦的第二端接地，所述第二电阻的第一端用于接收由目标电子元器件的电流检测电路所检测到的过流信号，所述第二三极管所输出的信号用于接入至目标逻辑芯片的IO管脚。2.根据权利要求1所述的封波电路，其特征在于，所述缓冲器具体为缓冲芯片；其中，所述缓冲芯片的端与所述第一电阻的第二端相连，所述缓冲芯片的GND端接地，所述缓冲芯片的INA端和VCC端均与供电电源相连；相应的，所述缓冲芯片的输出端为所述缓冲器的输出端。3.根据权利要求2所述的封波电路，其特征在于，还包...

【专利技术属性】
技术研发人员：李堃，罗云，朱文杰，胡杰，
申请(专利权)人：长沙市英威腾电气技术有限公司，
类型：新型
国别省市：