一种实时时钟控制用晶振基座制造技术

本实用新型专利技术公开了一种实时时钟控制用晶振基座，包括自下而上依次叠放布置的如下组成部分：第一基层，包括位于其正面的第一电路层以及位于其背面的焊接层，第一电路层上的第一走线通道与焊接层的焊脚连接；芯片固定层，其正面开设有与第一走线通道连接的第二走线通道，芯片固定在芯片固定层正面的芯片固定区；过渡层，其表面开设有用于灌注银浆的灌浆孔从而连通第二走线通道以及第三走线通道，过渡层上还开设有与芯片位置对应的第一开槽以供芯片穿过；降低了石英晶体振荡器的生产难度，降低了次品率，本实用新型专利技术。本实用新型专利技术。本实用新型专利技术。

【技术实现步骤摘要】
一种实时时钟控制用晶振基座


[0001]本技术涉及石英晶体振荡器领域，具体是一种实时时钟控制用晶振基座。

技术介绍

[0002]石英晶体振荡器由于其频率的准确性、稳定性、体积小以及成本低等特点，在现代电子行业如通讯、电脑、娱乐设备、工业控制等领域中是一种不可缺少的电子元器件。要使石英晶体振荡器正常工作，必须将石英晶体谐振片牢固地安装在由基座和外盖所形成的密封空间内，以便尽量减少石英晶体谐振片受到外界环境的负面影响。
[0003]目前现有的石英晶体振荡器的晶片以及芯片集成在同一层，电路布局紧凑，受精度影响，生产难度大且生产时的次品率高，因此亟待解决。

技术实现思路

[0004]为了避免和克服现有技术中存在的技术问题，本技术提供了一种实时时钟控制用晶振基座。本技术降低了石英晶体振荡器的生产难度，降低了次品率。
[0005]为实现上述目的，本技术提供如下技术方案：
[0006]一种实时时钟控制用晶振基座，包括自下而上依次叠放布置的如下组成部分：
[0007]第一基层，包括位于其正面的第一电路层以及位于其背面的焊接层，第一电路层上的第一走线通道与焊接层的焊脚连接；
[0008]芯片固定层，其正面开设有与第一走线通道连接的第二走线通道，芯片固定在芯片固定层正面的芯片固定区；
[0009]过渡层，其表面开设有用于灌注银浆的灌浆孔从而连通第二走线通道以及第三走线通道，过渡层上还开设有与芯片位置对应的第一开槽以供芯片穿过；
[0010]第二基层，第二基层上开设有与芯片固定区位置对应的第二开槽以供芯片穿过，第二基层表面开设的第三走线通道与芯片通过线路连接，过渡层与第二基层的厚度之和大于或等于芯片的厚度；
[0011]晶片固定层，其表面设置有用于固定音叉晶片且与芯片连接的点胶平台。
[0012]作为本技术进一步的方案：所述晶片固定层上开设有第三开槽，第一开槽与第二开槽位置对应，且第一开槽以及第二开槽均位于第三开槽沿铅垂方向的投影范围内。
[0013]作为本技术再进一步的方案：所述点胶平台共有两组且位置分别与音叉晶片的两组振动臂位置对应，音叉晶片与点胶平台固定后其振动臂延伸至第三开槽上方。
[0014]作为本技术再进一步的方案：所述点胶平台上凸设有可对音叉晶片产生托举动作的垫座，垫座位于点胶处和第三开槽之间，垫座高度与导电胶凝固后厚度吻合。
[0015]作为本技术再进一步的方案：所述第三开槽向两所述点胶平台之间延伸从而将两所述点胶平台隔开。
[0016]作为本技术再进一步的方案：所述晶片固定层上设置有将音叉晶片以及芯片罩设在其内部的防护层。
[0017]作为本技术再进一步的方案：第一基层、芯片固定层、过渡层、第二基层以及晶片固定层的外轮廓尺寸吻合。
[0018]与现有技术相比，本技术的有益效果是：
[0019]1、本技术将芯片和音叉晶片分层化布置，自上而下，音叉晶片和芯片通过各层的走线通道以及灌浆孔实现了自上而下的依次连通状态并最终与焊脚连接，分层化的布局大幅降低了石英晶体谐振器的生产难度且分段加工后叠合固定可大幅提高生产速度，并降低了产品的次品率；第一开槽以及第二开槽的布置可配合后形成方形区域将芯片框入其中，供芯片自下而上穿过开槽的同时可对芯片起到环抱定位作用，第一开槽以及第二开槽的厚度和等于芯片厚度，从而最大化利用了各基层的布局空间。
[0020]2、本技术第三开槽的设置可使得音叉晶片和芯片之间存在一定间隙，且导电胶固化后与垫座配合可使得音叉晶片平行布置在晶片固定层上方，防止音叉晶片与芯片之间存在干涉，且二者之间的间隙可起到良好的散热效果。
[0021]3、本技术的第三开槽存在延伸段从而将两组点胶平台分隔开，避免点导电胶时两组导电胶流淌时发生干涉，起到了良好的分隔效果；音叉晶片以及芯片均固定完成后，在晶片固定层上布置防护层从而可将音叉晶片以及芯片均罩设在其内部从而起到防护效果。
附图说明
[0022]图1为本技术的结构示意图。
[0023]图2为本技术中第一基层正面的结构示意图。
[0024]图3为本技术中第一基层背面的结构示意图。
[0025]图4为本技术中芯片固定层的结构示意图。
[0026]图5为本技术中过渡层的结构示意图。
[0027]图6为本技术中第二基层的结构示意图。
[0028]图7为本技术中晶片固定层的结构示意图。
[0029]图8为本技术中防护层的结构示意图。
[0030]图中：
[0031]1、第一基层；11、第一电路层；111、第一走线通道；
[0032]12、焊接层；121、焊脚；
[0033]2、芯片固定层；21、第二走线通道；22、芯片固定区；
[0034]3、过渡层；31、灌浆孔；32、第一开槽；
[0035]4、第二基层；41、第三走线通道；42、第二开槽；
[0036]5、晶片固定层；51、点胶平台；52、垫座；53、第三开槽；
[0037]6、防护层。
具体实施方式
[0038]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下
所获得的所有其他实施例，都属于本技术保护的范围。
[0039]请参阅图1～8，本技术实施例中，一种实时时钟控制用晶振基座，包括外轮廓尺寸相同且自下而上依次叠放布置的第一基层1、芯片固定层2、过渡层3、第二基层4以及晶片固定层5。
[0040]其中第一基层1正面为第一电路层11，第一电路层11表面按预定排布方式设置有第一走线通道111，第一基层1的背面为焊接层12，焊接层12的边缘处均匀布置有十个焊脚121，第一走线通道111绕至第一基层1背面从而与焊接层12的各焊脚121连通。
[0041]芯片固定层2上则在其正面规划有芯片固定区22从而用于固定芯片，芯片固定层2正面还按预定排布方式设置有第二走线通道21。第二走线通道21其中一端绕至芯片固定层2背面后与第一走线通道111连通，另一端与芯片固定区22内的芯片连通。
[0042]过渡层3上则开设有与第一开槽32，由于芯片固定层2的芯片存在一定厚度，故第一开槽32与芯片固定层2上的芯片位置对应从而可通过第一开槽32。过渡层3上沿铅垂方向开设有灌浆孔31，芯片固定层2、过渡层3以及第二基层4固定完成后，灌浆孔31内灌注银浆从而将芯片固定层2上的第二走线通道21以及第二基层4上的第三走线通道41连通。
[0043]第二基层4上同样开设有与芯片固定区22位置对应的第二开槽42供芯片穿过，第一开槽32以及第二开槽42形状吻合，且第一开槽32以及第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实时时钟控制用晶振基座，其特征在于，包括自下而上依次叠放布置的如下组成部分：第一基层(1)，包括位于其正面的第一电路层(11)以及位于其背面的焊接层(12)，第一电路层(11)上的第一走线通道(111)与焊接层(12)的焊脚(121)连接；芯片固定层(2)，其正面开设有与第一走线通道(111)连接的第二走线通道(21)，芯片固定在芯片固定层(2)正面的芯片固定区(22)；过渡层(3)，其表面开设有用于灌注银浆的灌浆孔(31)从而连通第二走线通道(21)以及第三走线通道(41)，过渡层(3)上还开设有与芯片位置对应的第一开槽(32)以供芯片穿过；第二基层(4)，第二基层(4)上开设有与芯片固定区(22)位置对应的第二开槽(42)以供芯片穿过，第二基层(4)表面开设的第三走线通道(41)与芯片通过线路连接，过渡层(3)与第二基层(4)的厚度之和大于或等于芯片的厚度；晶片固定层(5)，其表面设置有用于固定音叉晶片且与芯片连接的点胶平台(51)。2.根据权利要求1所述的一种实时时钟控制用晶振基座，其特征在于，所述晶片固定层(5)上开设有第三开槽(53)，第一开槽(32)与第二开槽(42)位置...

【专利技术属性】
技术研发人员：查晓兵，汪鑫，董书霞，丁一奇，潘昆，
申请(专利权)人：合肥晶威特电子有限责任公司，
类型：新型
国别省市：