执行温度补偿的页缓冲器和包括该页缓冲器的存储器装置制造方法及图纸

提供了一种存储器装置和页缓冲器。该存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器电路，其通过多条位线连接至存储器单元阵列，并且包括连接至多条位线中的每一条的页缓冲器，页缓冲器包括用于基于第一感测节点的电压电平而存储数据的至少一个第一锁存器；以及控制电路，其被配置为调整提供至页缓冲器电路的电压信号的电平。页缓冲器包括布置在至少一个第一锁存器与第一感测节点之间的跳闸控制晶体管，并且其中，控制电路还被配置为基于对存储器单元阵列执行的读取操作控制将被提供至跳闸控制晶体管的栅极的跳闸控制电压。跳闸控制电压的电平根据存储器装置的温度而变化。置的温度而变化。置的温度而变化。

【技术实现步骤摘要】
执行温度补偿的页缓冲器和包括该页缓冲器的存储器装置
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月18日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0108964的优先权，该申请的公开以引用方式全文并入本文中。


[0003]根据示例实施例的方法、设备和系统涉及一种存储器装置，并且更具体地说，涉及一种执行温度补偿的页缓冲器以及包括该页缓冲器的存储器装置。

技术介绍

[0004]由于为信息和通信装置提供了额外的功能，因此需要增大存储器装置的容量和集成度。存储器装置可包括连接至存储器单元的位线的页缓冲器，以用于在其中存储数据或从存储单元输出数据，并且页缓冲器可包括诸如晶体管的半导体装置。
[0005]存储器单元的操作特性(例如，流经存储器单元的电流的电平等)可根据存储器装置的温度改变而改变，并且由页缓冲器感测到的数据的可靠性会随着操作特性改变而劣化。作为示例，流经存储器单元的电流的电平可以在数据读取操作中随着温度降低而减小。为了补偿电流的减小的电平，可增大位线的电压电平。然而，因为位线的增大的电压电平存在限制，所以补偿是有限的。

技术实现思路

[0006]一个或多个示例实施例提供了一种能够改善由于存储器装置的温度降低而引起的由单元电流减小而导致的读取性能劣化的页缓冲器以及一种包括该页缓冲器的存储器装置。
[0007]根据示例实施例的一方面，一种存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器电路，其通过多条位线连接至存储器单元阵列，并且包括连接至多条位线中的每一条的页缓冲器，页缓冲器包括用于基于第一感测节点的电压电平而存储数据的至少一个第一锁存器；以及控制电路，其被配置为调整提供至页缓冲器电路的电压信号的电平。页缓冲器包括布置在至少一个第一锁存器与第一感测节点之间的跳闸控制晶体管，并且其中，控制电路还被配置为基于对存储器单元阵列执行的读取操作而控制将被提供至跳闸控制晶体管的栅极的跳闸控制电压。跳闸控制电压的电平根据存储器装置的温度而变化。
[0008]根据示例实施例的一方面，提供了一种存储器装置的页缓冲器。页缓冲器被布置为对应于存储器装置的多条位线中的第一位线，并且包括：第一锁存器，其被配置为基于页缓冲器的第一感测节点的电压电平而锁存数据；关断晶体管，其连接至第一位线，并且被配置为基于关断控制信号而操作；位线连接晶体管，其布置在关断晶体管与第一感测节点之间，并且被配置为基于位线连接控制信号而操作；位线箝位晶体管，其布置在第一节点与电源电压之间，其中，位线箝位晶体管被配置为基于位线箝位控制信号而操作，第一节点布置
在关断晶体管与位线连接晶体管之间；以及跳闸控制晶体管，其布置在第一锁存器与第一感测节点之间，并且被配置为基于跳闸控制电压而操作。页缓冲器被配置为：随着存储器装置的温度降低，控制关断控制信号、位线连接控制信号和位线箝位控制信号中的任何一个或任何组合的电平增大，并且页缓冲器被配置为：随着跳闸控制电压的电平增大，控制页缓冲器的感测跳闸电平增大。
[0009]根据示例实施例的一方面，一种存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器电路，其通过多条位线连接至存储器单元阵列，并且包括连接至多条位线之一的页缓冲器，页缓冲器包括被配置为基于感测节点的电压电平而存储数据的至少一个第一锁存器；以及控制电路，其被配置为调整提供至页缓冲器电路的电压信号的电平。页缓冲器还包括连接在对应的位线与感测节点之间的一个或多个晶体管以及布置在感测节点与至少一个第一锁存器之间的跳闸控制晶体管，并且控制电路还被配置为：随着存储器装置的温度降低，控制施加至跳闸控制晶体管的栅极的跳闸控制电压的电平增大。
附图说明
[0010]从下面结合附图的示例实施例的描述中，以上和其它方面将变得更加明显，在附图中：
[0011]图1是示出根据实施例的存储器装置的框图；
[0012]图2是示出根据示例实施例的页缓冲器的实施示例的示图；
[0013]图3是示意性地示出根据示例实施例的图1的存储器装置的结构的示图；
[0014]图4是示出根据示例实施例的存储器单元阵列的示图；
[0015]图5是示出根据示例实施例的存储器块的结构的透视图；
[0016]图6A和图6B是示出根据示例实施例的单元电流和感测跳闸电平根据温度的改变的示图；
[0017]图7是示出根据示例实施例的页缓冲器的示图；
[0018]图8是示出根据示例实施例的感测锁存器的电路图；
[0019]图9A和图9B是示出根据示例实施例的感测跳闸电平和感测节点的电压电平的变化的示图；
[0020]图10是根据示例实施例的驱动页缓冲器的波形图；
[0021]图11是示出根据示例实施例的当温度降低时在增大感测跳闸电平的同时增大栅极偏压的电平的示图；
[0022]图12和图13是示出根据示例实施例的电压生成器和对应的控制波形的示图；以及
[0023]图14是示出根据示例实施例的设置在固态驱动(SSD)系统中的存储器装置的框图。
具体实施方式
[0024]下文中，将参照附图详细地描述示例实施例。
[0025]图1是示出根据示例实施例的存储器装置10的框图。
[0026]参照图1，存储器装置10可包括存储器单元阵列100和外围电路200，外围电路200可包括页缓冲器块210、控制逻辑220、电压生成器230和行解码器240。外围电路200还可包
括与存储器操作有关的各种其它组件(诸如列逻辑、预解码器、温度传感器、命令解码器、地址解码器和输入/输出接口)。
[0027]存储器单元阵列100可通过位线BL连接至页缓冲器块210，并且可通过字线WL、串选择线SSL和地选择线GSL连接至行解码器240。存储器单元阵列100可包括多个存储器单元，例如，存储器单元可为闪速存储器单元。下文中，将通过以多个存储器单元是NAND闪速存储器单元的情况作为示例来详细地描述示例实施例。然而，示例实施例不限于此，在一些示例实施例中，所述多个存储器单元可为电阻式存储器单元(诸如电阻式RAM(ReRAM)存储器单元、相变RAM(PRAM)存储器单元、铁电RAM(FRAM)存储器单元或磁性RAM(MRAM)存储器单元)。
[0028]在一个示例实施例中，存储器单元阵列100可包括三维单元阵列，三维单元阵列可包括多个NAND串，并且每个NAND串可包括分别连接至竖直地堆叠在衬底上的字线的存储器单元。
[0029]控制逻辑220可以基于命令CMD、地址ADDR和控制信号CTRL输出用于将数据写至存储器单元阵列100或在对数据进行编程、从存储器单元阵列100读取数据或者擦除存储在存储器单元阵列100中的数据的各种控制信号(例如，电压控制信号CTRL_vol、行地址X
‑
ADDR和列地址Y
‑
ADDR)。因此，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：存储器单元阵列，其包括多个存储器单元；页缓冲器电路，其通过多条位线连接至所述存储器单元阵列，并且包括连接至所述多条位线中的每一条的页缓冲器，所述页缓冲器包括用于基于第一感测节点的电压电平而存储数据的至少一个第一锁存器；以及控制电路，其被配置为调整提供至所述页缓冲器电路的电压信号的电平，其中，所述页缓冲器还包括布置在所述至少一个第一锁存器与所述第一感测节点之间的跳闸控制晶体管，并且其中，所述控制电路还被配置为基于对所述存储器单元阵列执行读取操作而控制将被提供至所述跳闸控制晶体管的栅极的跳闸控制电压，其中，所述跳闸控制电压的电平根据所述存储器装置的温度而变化。2.根据权利要求1所述的存储器装置，其中，所述页缓冲器的感测跳闸电平对应于所述跳闸控制晶体管的阈电压电平与所述跳闸控制电压的电平之间的差，并且其中，所述控制电路还被配置为随着所述温度降低而增大所述跳闸控制电压的电平。3.根据权利要求2所述的存储器装置，其中，所述页缓冲器还包括布置在所述第一感测节点与位线之间的至少一个晶体管，并且其中，所述控制电路还被配置为将施加至所述至少一个晶体管的栅极偏压的电平控制为随着所述温度降低而增大。4.根据权利要求3所述的存储器装置，其中，基于所述页缓冲器连接至未选择的位线，所述页缓冲器的所述第一感测节点的电压电平低于所述感测跳闸电平。5.根据权利要求3所述的存储器装置，其中，第二感测节点设置在所述至少一个第一锁存器与所述跳闸控制晶体管的一个电极之间，并且其中，基于所述页缓冲器连接至选择的位线，通过所述第一感测节点和所述跳闸控制晶体管对所述第二感测节点进行预充电。6.根据权利要求5所述的存储器装置，其中，当所述页缓冲器连接至所述选择的位线时，在用于所述第一感测节点的发展时段期间，所述第二感测节点的导通单元和截止单元之间的电压电平差大于所述第一感测节点的导通单元和截止单元之间的电压电平差。7.根据权利要求5所述的存储器装置，其中，在预充电时段期间，所述跳闸控制电压具有第一电平以控制所述跳闸控制晶体管将所述第一感测节点与所述第二感测节点电连接，并且其中，在发展时段期间，所述跳闸控制电压的电平减小至根据所述温度而变化的第二电平。8.根据权利要求7所述的存储器装置，还包括被配置为将所述跳闸控制电压提供至所述跳闸控制晶体管的电压生成器，其中，所述电压生成器包括电压生成电路和电容电路，所述电压生成电路被配置为生成所述跳闸控制电压，所述电容电路连接至第一节点，所述跳闸控制电压通过一个或多个晶体管提供至所述第一节点，并且其中，所述控制电路还被配置为在所述跳闸控制电压的电平从所述第一电平减小至所述第二电平的过程中控制所述一个或多个晶体管导通，并且将所述第一节点与所述第一电
容电路电连接。9.根据权利要求1所述的存储器装置，其中，所述至少一个第一锁存器包括锁存器电路和第一晶体管，所述锁存器电路被配置为根据所述第一感测节点的电压电平存储数据，所述第一晶体管连接在所述锁存器电路与地电压之间，并且其中，所述第一晶体管的栅极通过所述跳闸控制晶体管连接至所述第一感测节点。10.根据权利要求1所述的存储器装置，其中，所述存储器装置包括竖直NAND存储器单元。11.一种存储器装置的页缓冲器，其中，所述页缓冲器被布置为对应于所述存储器装置的多条位线中的第一位线，并且包括：第一锁存器，其被配置为基于所述页缓冲器的第一感测节点的电压电平锁存数据；关断晶体管，其连接至所述第一位线，并且被配置为基于关断控制信号操作；位线连接晶体管，其布置在所述关断晶体管与所述第一感测节点之间，并且被配置为基于位线连接控制信号操作；位线箝位晶体管，其布置在第一节点与电源电压之间，其中，所述位线箝位...

【专利技术属性】
技术研发人员：曹溶成，姜奎满，金珉辉，朴一汉，千镇泳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：