部件承载件和对部件承载件进行制造的方法技术

一种部件承载件，该部件承载件包括叠置件(10)，所述叠置件包括至少一个电传导层结构和/或至少一个电绝缘层结构(12)，其中，所述至少一个电传导层结构包括第一迹线(14)，并且其中，在至少一个电绝缘层结构(12)中形成有位于所述第一迹线(14)旁边且位于第一迹线(14)下方的渐缩沟槽(20)。还描述了一种对部件承载件进行制造的方法。进行制造的方法。进行制造的方法。

【技术实现步骤摘要】
部件承载件和对部件承载件进行制造的方法


[0001]本专利技术涉及一种部件承载件和一种对部件承载件进行制造的方法。更具体地，本专利技术涉及具有至少一个电传导层结构的部件承载件，该至少一个电传导层结构包括并排布置的第一迹线和第二迹线。第一迹线和第二迹线可以形成RF信号传输线或者是RF信号传输线的一部分。

技术介绍

[0002]本专利技术的目的是减少损耗并且总体上改进包括第一迹线和第二迹线的部件承载件的RF信号传输特性。

技术实现思路

[0003]为了实现该目的，如本专利技术中所述，提供了一种部件承载件和一种对部件承载件进行制造的方法。
[0004]根据本专利技术的示例性实施方式，提供了一种部件承载件。部件承载件包括叠置件，该叠置件包括至少一个电传导层结构和/或至少一个电绝缘层结构。至少一个电传导层结构包括第一迹线。在所述至少一个电绝缘层结构中形成有位于所述第一迹线旁边且位于所述第一迹线下方的渐缩沟槽。
[0005]根据本专利技术的另一示例性实施方式，提供了一种对部件承载件进行制造的方法。该方法包括提供包括至少一个电传导层结构和/或至少一个电绝缘层结构的叠置件，形成具有第一迹线的至少一个电传导层结构，以及在所述至少一个电绝缘层结构中，在所述第一迹线旁边且在所述第一迹线下方形成渐缩沟槽。
[0006]在本申请的上下文中，术语“渐缩沟槽”可以具体表示在沟槽的相对侧壁之间的距离从沟槽的顶部到底部变化(即增加或减小)的意义上渐缩的沟槽。
[0007]根据本专利技术的示例性实施方式，(至少一个电绝缘层结构的)材料对第一迹线作为高速/高频RF传输线的能力的影响可以显着降低。更具体地，通过在至少一个电绝缘层结构中在第一迹线旁边且在第一迹线下方形成渐缩沟槽，即去除第一迹线的至少一侧上的介电材料，有效介电常数(也称为有效介电常量或Dk)被显着降低。较低的介电常数导致较低的群(group)延迟或更快的信号速度，由于较低的介电损耗(也称为耗散因数Df)而导致插入损耗较小，以及两个相邻迹线之间的电磁耦合较小。
[0008]在下文中，将解释部件承载件和方法的进一步示例性实施方式。
[0009]在一实施方式中，至少一个电传导层结构还包括第二迹线。第一迹线和第二迹线并排布置，并且渐缩沟槽在所述至少一个电绝缘层结构中形成，且位于所述第一迹线与第二迹线之间并且位于所述第一迹线和第二迹线下方。
[0010]在本申请的上下文中，术语“并排布置”可以具体表示第一迹线和第二迹线之间以一定距离布置，使得第一迹线和第二迹线基本上平行地延伸。
[0011]在一实施方式中，沟槽远离第一迹线和第二迹线中的至少一者而渐缩。
[0012]换言之，沟槽随着距第一迹线和第二迹线的距离的增加而变窄，即，沟槽在较深的位置(远离迹线)比在较高位置(靠近迹线)处更窄。
[0013]在实施方式中，沟槽在第一迹线和第二迹线中的至少一者的下方形成底切部。
[0014]通过在第一迹线和第二迹线中的至少一者的下方形成底切部，确保直接在迹线(一个或更多个)下方的区域(对应于底切部)没有介电材料。这是有益的，因为该区域的电磁场集中度很高。因此，损失显着减少。
[0015]在一实施方式中，所述底切部在介于2μm至40μm的范围内，特别地，所述底切部在介于5μm至10μm的范围内。
[0016]在一实施方式中，沟槽是呈梯形的。
[0017]换言之，渐缩沟槽的截面形状为梯形。梯形的非平行边可以对应于沟槽的侧壁。
[0018]在一实施方式中，沟槽是空气填充的，沟槽填充有泡沫，或者沟槽填充有低介电常数的介电固体。
[0019]因此，沟槽的介电常数显着低于至少一个电绝缘层的周围材料的介电常数。
[0020]在一实施方式中，第一迹线和第二迹线是单端线。或者，第一迹线和第二迹线为差分线。
[0021]在第一种情况下，第一迹线和第二迹线中的每一者形成单独的传输线。在另一种情况下，第一迹线和第二迹线都是同一差分传输线的一部分。
[0022]在一实施方式中，部件承载件还包括表面安装在所述叠置件上和/或嵌入在所述叠置件中的高频部件、耦合天线、以及在所述叠置件中的至少一个传输线，其中，所述第一迹线和/或第二迹线将所述高频部件与所述耦合天线相连接。
[0023]在一实施方式中，所述沟槽的底部由所述至少一个电传导层结构中的一个电传导层结构限界。
[0024]换言之，至少一个电传导层结构中的一个电传导层结构限定了沟槽的底部。
[0025]在一实施方式中，沟槽的深度在从10μm到1000μm的范围内，特别是在从50μm到800μm的范围内，特别是在从100μm到500μm的范围内，特别是在从120μm到320μm的范围内，特别是大约127μm。
[0026]在一实施方式中，第一迹线和第二迹线布置在叠置件的主表面处。
[0027]在一实施方式中，形成有沟槽的所述电绝缘层结构没有加强结构，例如，形成有沟槽的所述电绝缘层结构没有纤维。
[0028]在一实施方式中，该方法包括通过激光加工、特别是通过激光切割形成沟槽，或者该方法包括通过蚀刻、特别是通过离子蚀刻或等离子体蚀刻形成沟槽。
[0029]在一实施方式中，该方法包括：通过将所述至少一个电传导层结构中的一个电传导层结构用作停止层以去除所述至少一个电绝缘层结构的材料来形成沟槽。
[0030]在本申请的上下文中，术语“部件承载件”可以特别地表示能够将一个或更多个部件容置在该部件承载件上和/或该部件承载件中以提供机械支撑和/或电连接的任何支撑结构。换句话说，部件承载件可以构造成用于部件的机械承载件和/或电子承载件。部件承载件可以包括层压的层本体、诸如层压的层叠置件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件还可以是将以上提及的类型的部件承载件中的不同类型的部件承载件组合的混合板。
[0031]在一实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个电传导层结构的叠置件。例如，部件承载件可以是所提及的电绝缘层结构(一个或更多个)和电传导层结构(一个或更多个)的层压件，特别是通过施加机械压力和/或热能而形成的所提及的电绝缘层结构(一个或更多个)和电传导层结构(一个或更多个)的层压件。所提到的叠置件可以提供板状部件承载件，该板状部件承载件能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑。术语“层结构”可以特别地表示公共平面内的连续层、图案化层或多个非连续岛状件。
[0032]在实施方式中，部件承载件被成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供大的基底。此外，特别地，作为嵌入式电子部件的示例的裸晶片(die)由于该裸晶片的厚度小而可以方便地嵌入到薄板、比如印刷电路板中。
[0033]在实施方式中，部件承载件构造为印刷电路板、基板(特别是IC基板)和中介层中的一者。
[0034]在本申请的上下文中，术语“印本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种部件承载件，所述部件承载件包括：叠置件(10)，所述叠置件(10)包括至少一个电传导层结构和/或至少一个电绝缘层结构(12)；其中，所述至少一个电传导层结构包括第一迹线(14)；以及其中，在所述至少一个电绝缘层结构(12)中形成有位于所述第一迹线(14)旁边且位于所述第一迹线(14)下方的渐缩沟槽(20)。2.根据权利要求1所述的部件承载件，其中，所述至少一个电传导层结构还包括第二迹线(16)，其中，所述第一迹线(14)和所述第二迹线(16)并排布置，并且其中，所述渐缩沟槽(20)在所述至少一个电绝缘层结构(12)中形成，且位于所述第一迹线(14)与第二迹线(16)之间并且位于所述第一迹线(14)和第二迹线(16)下方。3.根据权利要求2所述的部件承载件，其中，所述渐缩沟槽(20)远离所述第一迹线(14)和所述第二迹线(16)中的至少一者而渐缩。4.根据权利要求2所述的部件承载件，其中，所述渐缩沟槽在所述第一迹线和所述第二迹线中的至少一者的下方形成底切部(28)。5.根据权利要求4所述的部件承载件，其中，所述底切部(28)在介于2μm至40μm的范围内，特别地，所述底切部(28)在介于5μm至10μm的范围内。6.根据权利要求1所述的部件承载件，其中，所述渐缩沟槽(20)是呈梯形的。7.根据权利要求1所述的部件承载件，其中，所述渐缩沟槽(20)是空气填充的，或者其中，所述渐缩沟槽(20)填充有泡沫，或者其中，所述渐缩沟槽(20)填充有低介电常数的介电固体。8.根据权利要求2所述的部件承载件，其中，所述第一迹线(14)和/或所述第二迹线(16)为单端线，或者其中，所述第一迹线(14)和所述第二迹线(16)为差分线。9.根据权利要求1所述的部件承载件，其中，还包括表面安装在所述叠置件(10)上和/或嵌入在所述叠...

【专利技术属性】
技术研发人员：塞巴斯蒂安，
申请(专利权)人：奥特斯奥地利科技与系统技术有限公司，
类型：发明
国别省市：