解码装置及操作方法制造方法及图纸

提供了解码装置及操作方法，解码装置包括：控制器，基于由矩阵定义并包括在帧中的多个块将比特流分类为第一比特流和第二比特流；第一解码器，包括对第一比特流执行解码并输出第一解码数据的第一处理器和第一存储器；第二解码器，包括对第二比特流执行解码并输出第二解码数据的第二处理器和第二存储器；第一缓冲器，将第一解码数据发送到第二存储器；和第二缓冲器，将第二解码数据发送到第一存储器。第一处理器控制第二存储器存储第一解码数据，并且第二处理器控制第一存储器存储第二解码数据。据。据。

【技术实现步骤摘要】
解码装置及操作方法
[0001]本申请要求于2021年8月6日提交的第10
‑
2021
‑
0104210号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]专利技术构思的实施例涉及电子装置，并且更具体地，涉及解码装置及操作方法。

技术介绍

[0003]使用减小视频的数据量的视频压缩方案来有效地发送和接收数字视频。压缩视频流可被解码装置解码。当通过链接多个单核解码装置对一个流进行解码的多核解码器被使用时，变得越来越高清晰度的视频流的解码速度可被提高。

技术实现思路

[0004]专利技术构思的实施例提供了一种解码装置及其操作方法。解码装置可被配置为即使当根据特定编解码器对视频进行编码时也执行解码，并且当片上系统(SoC)被实现时，减少由于多核之间的数据共享而延长的路径引起的数据路径拥塞的发生。
[0005]根据专利技术构思的实施例的解码装置包括：控制器，被配置为接收比特流，基于由矩阵定义并包括在帧中的多个块将比特流分类为第一比特流和第二比特流，并输出第一比特流和第二比特流。解码装置还包括：第一解码器，包括第一处理器和第一存储器，第一处理器被配置为对第一比特流执行解码并输出第一解码数据，第一存储器被配置为存储通过对第二比特流进行解码而获得的第二解码数据。解码装置还包括：第二解码器，包括第二处理器和第二存储器，第二处理器被配置为对第二比特流执行解码并输出第二解码数据，第二存储器被配置为存储第一解码数据。解码装置还包括：第一缓冲器，被配置为将由第一处理器输出的第一解码数据发送到第二存储器；和第二缓冲器，被配置为将由第二处理器输出的第二解码数据发送到第一存储器。第一处理器被配置为：控制第二存储器存储第一解码数据，并且第二处理器被配置为：控制第一存储器存储第二解码数据。
[0006]根据专利技术构思的实施例的解码装置包括：控制器，被配置为接收比特流，并将比特流分类为与由矩阵定义并包括在帧中的多个块之中的相同行中包括的块对应的分类比特流；N个解码器(N是大于或等于3的自然数)，每个解码器包括处理器和存储器，处理器被配置为通过接收分类比特流来对分类比特流执行解码并输出解码数据，存储器被配置为存储解码数据；N个缓冲器，均被配置为将由处理器输出的解码数据发送到存储器，并且分别与N个解码器对应。被包括在第k
‑
1解码器(k是从2至N的整数)中的第k
‑
1处理器被配置为：控制第k存储器将从第k
‑
1解码器输出的第k
‑
1解码数据存储在被包括在第k解码器中的第k存储器中，和与第k
‑
1解码器对应的第k
‑
1缓冲器被配置为：将第k
‑
1解码数据发送到第k存储器。
[0007]根据专利技术构思的实施例的解码方法包括：接收基于由矩阵定义并包括在帧中的多个块分类的比特流；确定参考数据是否存储在第一存储器中，参考数据通过对比特流的与参考块对应的第一部分进行解码而获得，参考块被包括在与包括当前正被解码的块的第二
列相同的第一列中；基于参考数据和参考数据是否被存储在第一存储器中，对比特流的与当前正被解码的块对应的第二部分执行解码，并输出解码数据；将解码数据存储在与第一存储器对应的缓冲器中；和控制与第一存储器不同的第二存储器存储解码数据。
附图说明
[0008]通过参照附图详细描述专利技术构思的实施例，专利技术构思的上面和其他的特征将变得更加清楚，其中：
[0009]图1是示出根据实施例的视频系统的示图；
[0010]图2是示出根据实施例的解码装置的框图；
[0011]图3是示出根据实施例的帧的示图；
[0012]图4是用于描述根据实施例的解码装置的操作时间点的示图；
[0013]图5是示出根据实施例的解码器的框图；
[0014]图6是示出根据实施例的包括多个缓冲器的解码装置的示图；
[0015]图7是示出根据实施例的包括多个解码器的解码装置的框图；
[0016]图8是示出根据实施例的解码装置的操作方法的流程图；以及
[0017]图9是示出根据实施例的包括解码装置的显示装置的框图。
具体实施方式
[0018]在下文中将参照附图更全面地描述本专利技术构思的实施例。在整个附图中，相同的附图标记可指代相同的元件。
[0019]将理解，术语“第一”、“第二”、“第三”等在此用于将一个元件与另一个元件区分开，并且元件不受这些术语的限制。因此，一个实施例中的“第一”元件可在另一个实施例中被描述为“第二”元件。
[0020]应当理解，除非上下文另有清楚地指示，否则每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。
[0021]如在此使用的，除非上下文另有清楚地指示，否则单数形式也旨在包括复数形式。
[0022]图1是示出根据实施例的视频系统的示图。
[0023]参照图1，视频系统100可包括源装置(source device)110和接收装置(sink device)120。根据实施例，除图1示出的组件之外，视频系统100还可包括其他通用组件。
[0024]源装置110可包括编码装置111和发送器112。源装置110可以是自身生成视频数据或接收视频数据的电子装置。源装置110可以以各种形式(诸如，例如光学媒体播放器(诸如，数字视频盘(DVD)或蓝光播放器)、超高清(UHD)播放器、机顶盒、电视(TV)、计算机、移动装置、家庭影院、游戏装置、内容服务器等)被实现。
[0025]编码装置111可接收视频数据。例如，编码装置111可从视频捕获装置(诸如，摄像机)和包括预捕获视频的视频档案(video archive)接收视频数据。
[0026]视频数据可以是一系列视频帧。视频块(video block)可具有固定或可变大小，并且可根据指定的编码标准改变大小。通常被称为宏块(MB)的每个视频块可被布置为子块。宏块和各种子块是视频块。
[0027]编码装置111可对视频数据进行编码。编码的视频数据可作为比特流被输出。编码
的视频数据的帧可作为比特流被输出。根据视频块的基于帧内或帧间的预测，编码装置111可执行量化操作和熵编码操作以对视频数据进行编码。编码装置111可根据视频压缩方案(诸如，例如高级视频编码(AVC)、VP8、VP9、高效视频编码(HEVC)或AOMediaVideo1(AV1))进行操作。
[0028]发送器112可将从编码装置111输出的以文件或流的形式传输的比特流发送到接收装置120的接收器121。例如，发送器112可将比特流作为可在接收器121处下载并随后利用的文件发送到接收器121，或可将比特流作为数据流发送到接收器121。例如，发送器112可通过通信信道130将从编码装置111输出的比特流发送到接收器121。
[0029]通信信道130可向接收器12本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种解码装置，包括：控制器，被配置为接收比特流，基于由矩阵定义并包括在帧中的多个块将比特流分类为第一比特流和第二比特流，并输出第一比特流和第二比特流；第一解码器，包括第一处理器和第一存储器，第一处理器被配置为对第一比特流执行解码并输出第一解码数据，第一存储器被配置为存储通过对第二比特流进行解码而获得的第二解码数据；第二解码器，包括第二处理器和第二存储器，第二处理器被配置为对第二比特流执行解码并输出第二解码数据，第二存储器被配置为存储第一解码数据；第一缓冲器，被配置为将由第一处理器输出的第一解码数据发送到第二存储器；和第二缓冲器，被配置为将由第二处理器输出的第二解码数据发送到第一存储器，其中，第一处理器被配置为：控制第二存储器存储第一解码数据，并且第二处理器被配置为：控制第一存储器存储第二解码数据。2.根据权利要求1所述的解码装置，其中，控制器被配置为：将比特流的与帧的行之中的奇数行中包括的块对应的第一部分分类为第一比特流和第二比特流中的一个，并且将比特流的与帧的行之中的偶数行中包括的块对应的第二部分分类为第一比特流和第二比特流中的另一个。3.根据权利要求1所述的解码装置，其中，第一处理器被配置为：读出存储在第一存储器中的第二解码数据，并且基于第二解码数据对第一比特流进行解码，并且第二处理器被配置为：读出存储在第二存储器中的第一解码数据，并且基于第一解码数据对第二比特流进行解码。4.根据权利要求3所述的解码装置，其中，第一处理器被配置为：基于第二解码数据之中的第一参考数据对与第一处理器当前正在解码的块对应的第一比特流进行解码，第一参考数据通过对比特流的与第一参考块对应的部分进行解码而获得，第一参考块被包括在与包括第一处理器当前正在解码的块的列相同的列中，并且第二处理器被配置为：基于第一解码数据之中的第二参考数据对与第二处理器当前正在解码的块对应的第二比特流进行解码，第二参考数据通过对比特流的与第二参考块对应的部分进行解码而获得，第二参考块被包括在与包括第二处理器当前正在解码的块的列相同的列中。5.根据权利要求4所述的解码装置，其中，第一参考块被包括在第二处理器在其中比包括当前正被第一处理器解码的块的行更早地执行解码的行中，并且第二参考块被包括在第一处理器在其中比包括当前正被第二处理器解码的块的行更早地执行解码的行中。6.根据权利要求5所述的解码装置，其中，第一参考块被包括在“第二处理器在其中比包括当前正被第一处理器解码的块的行更早地执行解码的行”之中的第二处理器在其中最后执行解码的行中，并且第二参考块被包括在“第一处理器在其中比包括当前正被第二处理器解码的块的行更早地执行解码的行”之中的第一处理器在其中最后执行解码的行中。7.根据权利要求4所述的解码装置，其中，第一参考数据被存储在第一存储器中，并且控制器被配置为：在第一参考数据被存储在第一存储器中之后，对与当前正被第一处理器
解码的块对应的第一比特流执行解码。8.根据权利要求4所述的解码装置，其中，第二参考数据被存储在第二存储器中，并且控制器被配置为：在第二参考数据被存储在第二存储器中之后，对与当前正被第二处理器解码的块对应的第二比特流执行解码。9.根据权利要求1至8中的任意一项所述的解码装置，其中，控制器被配置为：控制第一处理器执行解码的时间点和第二处理器执行解码的时间点。10.根据权利要求1至8中的任意一项所述的解码装置，其中，控制器被配置为：不同地控制第一处理器对第一比特流执行解码的时间点和第二处理器对第二比特流执行解码的时间点，第一比特流与当前正被解码的块对应，第二比特流与被包括在与包括当前正被第一处理器解码的块的列相同的列中的块对应。11.根据权利要求1至8中的任意一项所述的解码装置，其中，控制器被配置为：从第一处理器和第二处理器中的每个接收当前被第一处理器和第二处理器中的每个解码的块的位置信息，并且基于位置信息，控制第一处理器执行解码的时间点和第二处理器执行解码的时间点。12.根据权利要求1所述的解码装置，...

【专利技术属性】
技术研发人员：李美姸，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：