半导体装置及其形成方法制造方法及图纸

半导体装置及其形成方法，所述方法包括：形成第一保护条及第二保护条于半导体基板上。第一保护条及第二保护条在第一方向上延伸且垂直于第一方向的第二方向上交替地设置。第一保护条及第二保护条彼此间隔开。选择性地移除第一保护条的一部分以切割第一保护条。选择性地移除第二保护条的一部分以切割第二保护条。刻蚀半导体基板以形成沟槽。移除第一保护条及第二保护条的剩余部分。填充隔离材料层于沟槽中。隔离材料层定义多个条状主动区。形成电容接触件于每个条状主动区的两端上。本申请能够使用两种自对准双重图案化工艺，降低形成半导体装置的成本。体装置的成本。体装置的成本。

【技术实现步骤摘要】
半导体装置及其形成方法


[0001]本专利技术实施例是关于半导体装置，特别是关于一种存储器装置及其形成方法。

技术介绍

[0002]半导体装置应用于许多产业，例如：汽车制造、通讯、电脑及消费电子产品。随着功能性的增加，半导体装置仍持续发展朝向尺寸缩小的目标发展。然而，微缩也伴随着一些问题，例如制造复杂性增加，并导致较高的制造成本。

技术实现思路

[0003]本专利技术实施例提供一种半导体装置的形成方法，包括：形成第一保护条及第二保护条于半导体基板上，其中第一保护条及第二保护条在第一方向上延伸且在垂直于第一方向的第二方向上交替地设置，且第一保护条及第二保护条彼此间隔开；选择性地移除第一保护条的一部分以切割第一保护条；选择性地移除第二保护条的一部分以切割第二保护条；刻蚀半导体基板以形成沟槽，其中第一保护条及第二保护条的剩余部分作为刻蚀掩膜；移除第一保护条及第二保护条的剩余部分；填充隔离材料层于沟槽中，其中隔离材料层定义多个条状主动区；以及形成多个电容接触件于每个条状主动区的两端上。
[0004]本专利技术实施例提供一种半导体装置，包括：半导体基板；隔离材料层，位于半导体基板上；由隔离材料层定义的多个条状主动区，其中在一行中的每个条状主动区的边缘的列位置相对于在相邻行中的每个条状主动区的相应边缘的列位置横向地偏移一偏移距离，且偏移距离是条状主动区的宽度的一到两倍；以及多个电容接触件，位于每个条状主动区的两端上。
附图说明
[0005]图1、图2A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A及图13是根据本专利技术的一些实施例，绘示出半导体装置的示意性上视图。
[0006]图2B、图2C、图3A、图3B、图4A、图4B、图5B、图5C、图6B、图7B、图7C、图8B、图8C、图9B、图10B、图10C、图11B、图11C及图12B是根据本专利技术的一些实施例，绘示出半导体装置在工艺期间的剖面图。
[0007]【符号说明】
[0008]10,20:半导体装置
[0009]100:基板
[0010]101:第一保护条
[0011]101P,102P:部分
[0012]102:第二保护条
[0013]104:保留区域层
[0014]106:填充掩膜层
[0015]108:图案化阻抗层
[0016]110:间隔物衬层
[0017]112:凹槽
[0018]114:调性反转层
[0019]115:沟槽
[0020]116:隔离材料层
[0021]118:条状主动区
[0022]120:电容接触件
[0023]122:位线
[0024]124:字线
[0025]A
‑
A
’
,B
‑
B
’
:剖面线
[0026]D1,D2,D3,D4:距离
[0027]DR1:第一方向
[0028]DR2:第二方向
[0029]P:节距
[0030]W1,W2,W3,W4,W5:宽度
具体实施方式
[0031]根据本专利技术的一些实施例，在半导体装置的工艺中，形成第一保护条及第二保护条于半导体基板上，并且切割第一保护条及第二保护条。刻蚀半导体基板以形成沟槽，而第一保护条及第二保护条作为刻蚀掩膜。随后形成隔离材料层于沟槽中，以定义多个条状主动区。条状主动区的配置提供随后形成的部件(例如：电容接触件、字线、位线、或其他部件)足够的面积，从而降低部件重叠的影响。
[0032]参照图1，根据本专利技术的一些实施例绘示出半导体装置10的示意性上视图。第一保护条101及第二保护条102形成于半导体基板100上。第一保护条101及第二保护条102皆沿第一方向DR1延伸且在垂直于第一方向DR1的第二方向DR2上交替排列，且第一保护条101与第二保护条102彼此间隔开距离D1。在第二方向DR2上，第一保护条101的宽度为W1且第二保护条102的宽度为W2。在一些实施例中，第一保护条101及第二保护条102在第二方向DR2上具有相同的宽度(即宽度W1等于宽度W2)。在一些实施例中，第一保护条101与第二保护条102之间的距离D1等于每个第一保护条101及每个第二保护条102在第二方向DR2上的宽度(即D1、W1及W2为相等的)。第一保护条101及第二保护条102的材料可包括：氧化物、氮化物、氮氧化物及碳化物等等。举例而言，保护条的材料可为SiO、SiN、SiON、SiC、其他材料、或者前述的组合。在一些实施例中，第一保护条101的材料不同于第二保护条102的材料。接着，选择性地移除第一保护条101的一部分101P以切割第一保护条101。以下参照图2A至图2C、图3A至图3B、图4A至图4B、图5A至图5B及图6A至图6B叙述切割第一保护条101的步骤。参照图2A至图2C，其中图2A绘示出半导体装置10的示意性上视图且图2B及图2C分别绘示出半导体装置10沿着图2A的剖面线A
‑
A
’
及B
‑
B
’
的剖面图，形成保留区域层104在第一保护条101、第二保护条102及半导体基板100上。保留区域层104部分地露出第一保护条101及第二保护条102。保留区域层104的材料可以包括非晶碳、氧化物、氮化物、氮氧化物、碳化物等等。根
据本专利技术的一些实施例，保留区域层104的材料不同于第一保护条101及第二保护条102的材料。
[0033]参照图3A至图3B，其分别绘示出半导体装置10沿着图2A的剖面线A
‑
A
’
及B
‑
B
’
的剖面图，形成填充掩膜层106于保留区域层104、第一保护条101及第二保护条102上。填充掩膜层106的材料不同于保留区域层104且可包括：氧化物、氮化物、氧氮化物、碳化物、金属等等。可通过在保留区域层104、第一保护条101及第二保护条102上沉积材料层来形成填充掩膜层106。
[0034]仍参照图3A及图3B，形成图案化阻抗层108于填充掩膜层106上。在一些实施例中，图案化阻抗层108可为图案化光阻层，且可通过执行沉积工艺以在填充掩膜层106上沉积光阻层，并在一或多道微影工艺中将光阻层图案化。根据本专利技术的一些实施例，图案化阻抗层108的一部分位于露出的第一保护条101的正上方，如图3A所示。在一些实施例中，图案化阻抗层108的一部分与露出的第二保护条102之间具有横向偏移(lateral offset)，如图3B所示。换言之，所述图案化阻抗层108的一部分的投影与露出的第一保护条101的投影重叠。
[0035]参照图4A至图4B，其分别绘示出半导体装置10沿着图2A的剖面线A
‑
A
’
及B
‑
B
’
的剖面图，非等向性地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于，包括：形成一第一保护条及一第二保护条于一半导体基板上，其中所述第一保护条及所述第二保护条在一第一方向上延伸且在垂直于所述第一方向的一第二方向上交替地设置，且所述第一保护条及所述第二保护条彼此间隔开；选择性地移除所述第一保护条的一部分以切割所述第一保护条；选择性地移除所述第二保护条的一部分以切割所述第二保护条；刻蚀所述半导体基板以形成一沟槽，其中所述第一保护条及所述第二保护条的剩余部分作为刻蚀掩膜；移除所述第一保护条及所述第二保护条的剩余部分；填充一隔离材料层于所述沟槽中，其中所述隔离材料层定义多个条状主动区；以及形成多个电容接触件于每个条状主动区的两端上。2.根据权利要求1所述的半导体装置的形成方法，其特征在于，选择性地移除所述第一保护条的所述部分以切割所述第一保护条包括：形成一保留区域层于所述第一保护条、所述第二保护条及所述半导体基板上，其中所述保留区域层部分地露出所述第一保护条及所述第二保护条；形成一填充掩膜层于所述保留区域层、所述第一保护条、及所述第二保护条上；形成多个间隔物衬层于所述填充掩膜层上；刻蚀由所述间隔物衬层所曝露出来的所述填充掩膜层以形成多个凹槽，其中所述凹槽的其中一个露出所述第一保护条的所述部分；选择性地刻蚀所述第一保护条的露出部分；以及移除所述间隔物衬层。3.根据权利要求2所述的半导体装置的形成方法，其特征在于，选择性地移除所述第二保护条的所述部分以切割所述第二保护条包括：填充一调性反转层于所述凹槽中；移除所述填充掩膜层以露出所述第二保护条的所述部分；选择性地刻蚀所述第二保护条的露出部分；以及移除所述调性反转层及所述保留区域层。4.根据权利要求2所述的半导体装置的形成方法，其特征在于，形成所述间隔物衬层于所述填充掩膜层上包...

【专利技术属性】
技术研发人员：陈达，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：