半导体机台的气密性检测方法技术

本申请涉及半导体制造技术领域，尤其涉及一种半导体机台的气密性检测方法。所述半导体机台的气密性检测方法包括如下步骤：形成测试芯片，所述测试芯片包括衬底以及位于所述衬底上的测试膜层，所述测试膜层具有化学反应活性；获取所述测试芯片的第一电阻；放置所述测试芯片至半导体机台内部；于所述半导体机台内部建立真空环境；获取自所述半导体机台内部取出后的所述测试芯片的第二电阻；判断所述第二电阻是否大于所述第一电阻，若是，则确认所述半导体机台的气密性差。本申请缩短了半导体机台气密性检测的时间，降低了半导体机台气密性检测的成本，并提高了半导体机台气密性检测的准确度。准确度。准确度。

【技术实现步骤摘要】
半导体机台的气密性检测方法


[0001]本申请涉及半导体制造
，尤其涉及一种半导体机台的气密性检测方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
[0003]炉管机台等半导体机台是动态随机存储器等半导体器件制备过程中的重要机台之一，用于在半导体结构表面形成膜层。炉管机台等半导体机台的气密性对半导体制程的影响很大。当炉管机台等半导体机台的气密性不好时，会在半导体结构表面沉积的膜层中产生缺陷。因此，对炉管机台等半导体机台的气密性进行检查，是确保半导体制程持续稳定进行、以及确保半导体结构良率的重要步骤。然而，当前检测炉管机台等半导体机台的气密性的方法成本较高、测试时间较长、应用范围较窄、且检测的准确度较低。
[0004]因此，如何提高半导体机台气密性检测的准确度，并降低半导体机台气密性检测的成本，缩短半导体机台气密性检测的时间，确保半导体结构的良率，是当前亟待解决的技术问题。

技术实现思路

[0005]本申请的一些实施例提供了一种半导体机台的气密性检测方法，用于解决当前半导体机台的气密性检测准确度较低的问题，并降低半导体机台气密性检测的成本，缩短半导体机台气密性检测的时间，以确保半导体产品的良率。
[0006]根据本申请的一些实施例，本申请提供了一种半导体机台的气密性检测方法，包括如下步骤：
[0007]形成测试芯片，所述测试芯片包括衬底以及位于所述衬底上的测试膜层，所述测试膜层具有化学反应活性；
[0008]获取所述测试芯片的第一电阻；
[0009]放置所述测试芯片至半导体机台内部；
[0010]于所述半导体机台内部建立真空环境；
[0011]获取自所述半导体机台内部取出后的所述测试芯片的第二电阻；
[0012]判断所述第二电阻是否大于所述第一电阻，若是，则确认所述半导体机台的气密性差。
[0013]在一些实施例中，形成测试芯片的具体步骤包括：
[0014]提供所述衬底；
[0015]沉积还原性材料于所述衬底表面，形成所述测试膜层。
[0016]在一些实施例中，所述还原性材料为金属材料或者金属化合物材料。
[0017]在一些实施例中，所述测试膜层的厚度为10nm～50nm。
[0018]在一些实施例中，所述测试膜层的材料为TiN。
[0019]在一些实施例中，获取所述测试芯片的第一电阻的具体步骤包括：
[0020]获取所述测试芯片中所述测试膜层的第一电阻。
[0021]在一些实施例中，所述测试芯片的数量为多片；获取所述测试芯片的第一电阻的具体步骤包括：
[0022]获取与多片所述测试芯片一一对应的多个所述第一电阻。
[0023]在一些实施例中，放置所述测试芯片至半导体机台内部的具体步骤包括：
[0024]将多片所述测试芯片间隔放置于所述半导体机台内部的反应腔室内。
[0025]在一些实施例中，将多片所述测试芯片间隔放置于所述半导体机台内部的反应腔室内的具体步骤包括：
[0026]沿所述反应腔室的轴线方向，将多片所述测试芯片平行放置于所述反应腔室内。
[0027]在一些实施例中，所述测试芯片的数量为2片；将多片所述测试芯片间隔放置于所述半导体机台内部的反应腔室内的具体步骤包括：
[0028]将两片所述测试芯片分别放置于所述反应腔室的底部和顶部。
[0029]在一些实施例中，于所述机台内部建立真空环境的具体步骤包括：
[0030]降低所述半导体机台内部的压力至预设压力以下；
[0031]对所述半导体机台内部进行加热。
[0032]在一些实施例中，所述预设压力为1torr。
[0033]在一些实施例中，判断所述第二电阻是否大于所述第一电阻的具体步骤包括：
[0034]判断每片所述测试芯片的所述第二电阻是否均大于所述第一电阻，若否，则确认所述半导体机台的气密性差。
[0035]在一些实施例中，还包括：
[0036]判断所述第二电阻是否大于所述第一电阻，若否，则确认所述半导体机台的气密性好。
[0037]在一些实施例中，获取自所述半导体机台内部取出后的所述测试芯片的第二电阻之后，还包括如下步骤：
[0038]去除所述衬底上的所述测试膜层。
[0039]本申请一些实施例中提供的半导体机台的气密性检测方法，通过形成包括衬底和测试膜层的测试芯片，并获取所述测试芯片在进入半导体机台前后电阻阻值的变化情况，来判断所述半导体机台的气密性好坏，操作简单，测试成本低廉，缩短了半导体机台气密性检测的时间，降低了半导体机台气密性检测的成本，并提高了半导体机台气密性检测的准确度，为确保半导体产品的良率奠定了基础。本申请一些实施例中提供的半导体机台的气密性检测方法不受限于半导体机台的类型，适用范围广。
附图说明
[0040]附图1是本申请具体实施方式中半导体机台的气密性检测方法流程图；
[0041]附图2是本申请具体实施方式中测试芯片的结构示意图；
[0042]附图3是本申请具体实施方式中将测试芯片放入半导体机台内部后的结构示意图。
具体实施方式
[0043]下面结合附图对本申请提供的半导体机台的气密性检测方法的具体实施方式做详细说明。
[0044]本具体实施方式提供了一种半导体机台的气密性检测方法，附图1是本申请具体实施方式中半导体机台的气密性检测方法流程图，附图2是本申请具体实施方式中测试芯片的结构示意图，附图3是本申请具体实施方式中将测试芯片放入半导体机台内部后的结构示意图。如图1
‑
图3所示，所述半导体机台的气密性检测方法，包括如下步骤：
[0045]步骤S11，形成测试芯片30，所述测试芯片30包括衬底20以及位于所述衬底20上的测试膜层21，所述测试膜层21具有化学反应活性。
[0046]本具体实施方式中所述测试膜层21具有化学反应活性是指，所述测试膜层21能够与空气发生化学反应，例如能够与空气中的一种或者两种以上的成分发生氧化还原反应或者其他类型的化学反应。
[0047]在一些实施例中，形成测试芯片30的具体步骤包括：
[0048]提供所述衬底20；
[0049]沉积还原性材料于所述衬底20表面，形成所述测试膜层21。
[0050]具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体机台的气密性检测方法，其特征在于，包括如下步骤：形成测试芯片，所述测试芯片包括衬底以及位于所述衬底上的测试膜层，所述测试膜层具有化学反应活性；获取所述测试芯片的第一电阻；放置所述测试芯片至半导体机台内部；于所述半导体机台内部建立真空环境；获取自所述半导体机台内部取出后的所述测试芯片的第二电阻；判断所述第二电阻是否大于所述第一电阻，若是，则确认所述半导体机台的气密性差。2.根据权利要求1所述的半导体机台的气密性检测方法，其特征在于，形成测试芯片的具体步骤包括：提供所述衬底；沉积还原性材料于所述衬底表面，形成所述测试膜层。3.根据权利要求2所述的半导体机台的气密性检测方法，其特征在于，所述还原性材料为金属材料或者金属化合物材料。4.根据权利要求1所述的半导体机台的气密性检测方法，其特征在于，所述测试膜层的厚度为10nm～50nm。5.根据权利要求1所述的半导体机台的气密性检测方法，其特征在于，所述测试膜层的材料为TiN。6.根据权利要求1所述的半导体机台的气密性检测方法，其特征在于，获取所述测试芯片的第一电阻的具体步骤包括：获取所述测试芯片中所述测试膜层的第一电阻。7.根据权利要求1所述的半导体机台的气密性检测方法，其特征在于，所述测试芯片的数量为多片；获取所述测试芯片的第一电阻的具体步骤包括：获取与多片所述测试芯片一一对应的多个所述第一电阻。8.根据权利要求7所述的半导体机台的气密性检测方法，其特征在于，放置所述测试芯片至半导体机台内部的具体步骤包括：将多片所述测试芯片间隔...

【专利技术属性】
技术研发人员：钱龙，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：