芯片封装结构与其形成方法技术

提供芯片封装结构及其形成方法。方法包括形成介电层于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上。方法包括形成第一导电凸块结构与屏蔽凸块结构于介电层上。第一导电凸块结构电性连接至布线层，且屏蔽凸块结构与布线层电性绝缘。方法包括经由第一导电凸块结构接合第一芯片结构至重布线结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构延伸越过屏蔽凸块结构的第一侧壁。的第一侧壁。的第一侧壁。

【技术实现步骤摘要】
芯片封装结构与其形成方法


[0001]本公开实施例关于芯片封装结构与其形成方法，更特别关于形成屏蔽凸块结构于两个芯片结构之间的间隙之下以及重布线结构之上，进而避免应力集中在间隙中而损伤间隙之下的布线。

技术介绍

[0002]半导体装置用于多种电子应用中，比如个人电脑、手机、数码相机、与其他电子设备。半导体装置的制作方法通常为依序沉积绝缘层或介电层、导电层、与半导体层于半导体基板上，并采用光微影制程与蚀刻制程图案化多种材料层，以形成电路构件与单元于半导体基板上。
[0003]许多集成电路通常形成于半导体晶圆上。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。可在晶圆等级下处理并封装晶圆的晶粒，并发展晶圆级封装所用的多种技术。由于芯片封装结构需要包含多种功能的多个芯片，如何形成具有多个芯片的可信芯片封装的方法面临挑战。

技术实现思路

[0004]在一些实施例中，提供芯片封装结构的形成方法。方法包括形成介电层于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上。方法包括形成第一导电凸块结构与屏蔽凸块结构于介电层上。第一导电凸块结构电性连接至布线层，且屏蔽凸块结构与布线层电性绝缘。方法包括经由第一导电凸块结构接合第一芯片结构至重布线结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构延伸越过屏蔽凸块结构的第一侧壁。
[0005]在一些实施例中，提供芯片封装结构的形成方法。方法包括形成屏蔽凸块结构于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上，且屏蔽凸块结构与布线层电性绝缘。方法包括接合第一芯片结构与第二芯片结构至重布线结构。第一芯片结构及第二芯片结构与屏蔽凸块结构电性绝缘，第一芯片结构与第二芯片结构隔有间隙，屏蔽凸块结构在第一芯片结构、第二芯片结构、与屏蔽凸块结构的上视图中延伸越过间隙，且屏蔽凸块结构比每一布线层厚。
[0006]在一些实施例中，提供芯片封装结构。芯片封装结构包括重布线结构，其包括介电结构与多个布线层位于介电结构之中或之上。芯片封装结构包括第一导电凸块结构，位于重布线结构之上并电性连接至布线层。芯片封装结构包括屏蔽凸块结构，位于重布线结构之上并与布线层电性绝缘。芯片封装结构包括第一芯片结构，接合至第一导电凸块结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构与屏蔽凸块结构部分重叠。
附图说明
[0007]图1A至1I是一些实施例中，形成芯片封装结构的多种制程阶段的剖视图。
[0008]图1B
‑
1是一些实施例中，图1B的屏蔽垫的上视图。
[0009]图1E
‑
1是一些实施例中，图1E的芯片封装结构的上视图。
[0010]图1F
‑
1是一些实施例中，图1F的芯片封装结构的上视图。
[0011]图1F
‑
2是一些实施例中，图1F的芯片结构的剖视图。
[0012]图1I
‑
1是一些实施例中，图1I的芯片封装结构的上视图。
[0013]图2是一些实施中，芯片封装结构的上视图。
[0014]图3是一些实施中，芯片封装结构的上视图。
[0015]图4是一些实施中，芯片封装结构的上视图。
[0016]图5是一些实施中，芯片封装结构的上视图。
[0017]图6是一些实施中，芯片封装结构的上视图。
[0018]图7是一些实施中，芯片封装结构的上视图。
[0019]图8是一些实施中，芯片封装结构的上视图。
[0020]图9是一些实施中，芯片封装结构的上视图。
[0021]图10是一些实施中，芯片封装结构的上视图。
[0022]图11是一些实施中，芯片封装结构的上视图。
[0023]图12是一些实施中，芯片封装结构的上视图。
[0024]图13是一些实施中，芯片封装结构的上视图。
[0025]图14是一些实施中，芯片封装结构的上视图。
[0026]图15A至图15C是一些实施例中，形成芯片封装结构的多种制程阶段的剖视图。
[0027]图16A至图16C是一些实施例中，形成芯片封装结构的多种制程阶段的剖视图。
[0028]其中，附图标记说明如下：
[0029]C：切割线
[0030]D1，D2，D3，D4：距离
[0031]G1：间隙
[0032]M1，212，212C，212D，216，1520，1610：遮罩层
[0033]OP1，OP2，117a，119a，212a，212b，216a，1522，1612：开口
[0034]P，100，200，300，400，500，600，700，800，900，1000，1100，1200，1300，1400，1500，1600：芯片封装结构
[0035]T1，T2：厚度
[0036]W1，W2：宽度
[0037]1B
‑
1B
’
，1E
‑
1E
’
，1F
‑
1F
’
，1I
‑
1I
’
：剖线
[0038]10：载板
[0039]111，114，117，119，261：介电层
[0040]112，265：接合垫
[0041]113，116，118d，262：布线层
[0042]115，118c，263，264：导电通孔
[0043]116a：布线
[0044]118
’
：屏蔽垫
[0045]118a，211：晶种层
[0046]118b，215，1510，1611：导电层
[0047]118f，118g，219b，219c，222a，222b，222c，222d：侧壁
[0048]118h，219a：孔洞
[0049]119b：上表面
[0050]210：重布线结构
[0051]213，224a，：凸块下金属化层
[0052]214，224b：阻障层
[0053]215a，224c：导电凸块
[0054]215b：屏蔽凸块
[0055]217：焊料凸块
[0056]217a：焊料层
[0057]218，224：导电凸块结构
[0058]219：屏蔽凸块结构
[0059]219e：延伸部分
[0060]219m：主要部分
[0061]219P：部分
[0062]220A，220B：芯片结构
[0063]222A，222B：含芯片结构
[0064]225，260：布线基板
[0065]226：芯片
[0066]227：导电柱
[0067]228，230：底填层
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构的形成方法，包括：形成一介电层于一重布线结构上，其中该重布线结构包括一介电结构与多个布线层位于该介电结构之中或之上；形成一第一导电凸块结构与一屏蔽凸块结构于该介电层上，其中该第一导电凸块结构电性连接至所述布线层，且该屏蔽凸块结构与所述布线层电性绝缘；以及经由该第一导电凸块结构接合一第一芯片结构至该重布线结构，其中该第一芯片结构与该屏蔽凸块结构电性绝缘，且该第一芯片结构延伸越过该屏蔽凸块结构的一第一侧壁。2.如权利要求1所述的芯片封装结构的形成方法，其中所述布线层之一的一布线延伸越过该第一芯片结构的一第二侧壁，且该屏蔽凸块结构覆盖该第二侧壁之下的该布线的一部分。3.如权利要求1所述的芯片封装结构的形成方法，其中该屏蔽凸块结构具有至少一孔洞。4.如权利要求1所述的芯片封装结构的形成方法，其中形成该第一导电凸块结构与该屏蔽凸块结构于该介电层上的步骤包括：形成一晶种层于该介电层上；形成一第一遮罩层于该晶种层上，其中该第一遮罩层具有一第一开口与一第二开口以露出该晶种层的部分；形成一导电层于该第一开口与该第二开口中；以及移除该第一遮罩层与该第一遮罩层之下的该晶种层。5.一种芯片封装结构的形成方法，包括：形成一屏蔽凸块结构于一重布线结构上，其中该重布线结构包括一介电结构与多个布线层位于该介电结构之中或之上，且该屏蔽凸块结构与所述布线层电性绝缘；以及接合一第一芯片结构与一第二芯片结构至该重布线结构，其中该第一芯片结构及该第二芯片结构与该屏蔽凸块结构电...

【专利技术属性】
技术研发人员：赖柏辰，汪金华，游明志，许佳桂，廖莉菱，林柏尧，郑心圃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：