半导体结构的制作方法及半导体结构技术

本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供初始结构，初始结构包括衬底和叠层结构及电容单元，叠层结构包括支撑层；形成第一掩膜层，第一掩膜层覆盖叠层结构的顶面；在第一掩膜层形成第一开口，第一开口暴露出叠层结构的顶面，其中，第一开口在衬底上的投影区域与电容单元在衬底上的投影区域至少部分重合；形成遮挡结构，遮挡结构位于第一开口中，遮挡结构覆盖第一开口的侧壁；根据遮挡结构定义的图案，去除部分支撑层，被保留的部分支撑层形成电容单元的支撑结构。在本公开中，仅保留遮挡结构覆盖的部分支撑层的作为支撑结构，减少支撑结构在半导体结构中占用的空间。构在半导体结构中占用的空间。构在半导体结构中占用的空间。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]随着动态随机存取存储器(DRAM，Dynamic Random Access Memory)集成度提高，存储节点的尺寸和极板面积持续下降，但对DRAM的电荷存储能力的需求也更高。
[0003]目前为满足DRAM的电荷存储能力，不断增高DRAM的高度。DRAM越来越高，导致DRAM容易更容易倾倒。为了减小DRAM倾倒的风险，需要在电容结构的中上层区域采用支撑层。但是随着支持层厚度的增加，占用电容结构的空间，影响电容结构的电荷存储能力。

技术实现思路

[0004]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0005]本公开提供一种半导体结构的制作方法及半导体结构。
[0006]本公开的第一方面提供一种半导体结构的制作方法，所述方法包括：
[0007]提供初始结构，初始结构包括衬底和形成于所述衬底上的叠层结构，以及形成于所述叠层结构中的电容单元，所述叠层结构包括支撑层；
[0008]形成第一掩膜层，所述第一掩膜层覆盖所述叠层结构的顶面；
[0009]在所述第一掩膜层形成第一开口，所述第一开口暴露出所述叠层结构的顶面，其中，所述第一开口在所述衬底上的投影区域与所述电容单元在所述衬底上的投影区域至少部分重合；
[0010]形成遮挡结构，所述遮挡结构位于所述第一开口中，所述遮挡结构覆盖所述第一开口的侧壁；
[0011]根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成所述电容单元的支撑结构。
[0012]根据本公开的一些实施例，所述在所述第一掩膜层中形成第一开口，所述第一开口暴露出所述初始结构的顶面，包括：
[0013]在所述第一掩膜层上形成光刻胶掩膜层，所述光刻胶掩膜层定义第一图案；
[0014]根据所述第一图案，去除所述第一掩膜层，暴露出所述叠层结构的顶面，形成所述第一开口。
[0015]根据本公开的一些实施例，所述第一开口在所述衬底上的投影区域与多个所述电容单元在所述衬底上的多个投影区域均存在部分重合。
[0016]根据本公开的一些实施例，所述第一开口在所述衬底上的投影区域覆盖多个所述电容单元在所述衬底上的多个投影区域。
[0017]根据本公开的一些实施例，所述形成遮挡结构，包括：
[0018]沿所述第一掩膜层的厚度方向，在所述第一开口的侧壁沉积遮挡材料，得到所述遮挡结构。
[0019]根据本公开的一些实施例，在形成遮挡结构之后，并在去除部分所述支撑层之前，所述方法还包括：
[0020]去除所述第一掩膜层。
[0021]根据本公开的一些实施例，所述提供初始结构包括：
[0022]提供衬底，所述衬底中形成有电容接触区；
[0023]在所述衬底上交替形成介质层和支撑层，形成初始叠层结构；
[0024]在所述初始叠层结构上形成第二掩膜层，所述第二掩膜层上定义第二图案；
[0025]根据第二图案去除所述初始叠层结构的部分结构，形成目标孔，所述目标孔暴露出所述电容接触区，并形成所述叠层结构；
[0026]在所述目标孔中形成所述电容单元。
[0027]根据本公开的一些实施例，在所述目标孔中形成所述电容单元，包括：
[0028]提供电极材料，所述电极材料至少覆盖所述目标孔的底壁和侧壁。
[0029]根据本公开的一些实施例，在所述目标孔中形成所述电容单元，包括：
[0030]提供电极材料，所述电极材料填充所述目标孔。
[0031]根据本公开的一些实施例，所述根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成支撑结构，包括：
[0032]依次去除所述介质层和未被所述遮挡结构定义的图案遮挡的所述支撑层，形成所述支撑结构。
[0033]本公开的第二方面提供一种半导体结构，包括：
[0034]衬底，所述衬底中设置有电容接触区；
[0035]电容单元，所述电容单元设置在所述衬底上，且与所述电容接触区连接；
[0036]支撑结构，所述支撑结构与部分所述电容单元的部分侧壁连接。
[0037]根据本公开的一些实施例，所述电容单元之间设置有多个所述支撑结构，各所述支撑结构之间彼此孤立。
[0038]根据本公开的一些实施例，所述支撑结构至少与两个所述电容单元的侧壁连接。
[0039]根据本公开的一些实施例，所述支撑结构在所述衬底上的投影图形包括多段弧度相同的弧形结构。
[0040]根据本公开的一些实施例，所述电容单元为杯状结构或柱状结构。
[0041]本公开实施例所提供的半导体结构的制作方法及半导体结构中，仅保留遮挡结构覆盖的部分支撑层作为支撑结构，减少支撑结构在半导体结构中占用的空间，增加了半导体中可利用的空间。
[0042]在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0043]并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域普通技术
人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
[0044]图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
[0045]图2是根据一示例性实施例示出的一种半导体结构的制作方法中在第一掩膜层中形成第一开口的流程图。
[0046]图3是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
[0047]图4是根据一示例性实施例示出的一种半导体结构的制作方法中的流程图。
[0048]图5是根据一示例性实施例示出的一种半导体结构的制作方法中在衬底上形成初始叠层结构的示意图。
[0049]图6是根据一示例性实施例示出的一种位线结构的制作方法中在初始叠层结构上形成第二掩膜层的示意图。
[0050]图7是根据一示例性实施例示出的一种位线结构的制作方法中在初始叠层结构中形成目标孔的示意图。
[0051]图8是根据一示例性实施例示出的一种位线结构的制作方法中沉积电极材料的示意图。
[0052]图9是根据一示例性实施例示出的一种位线结构的制作方法中形成电容单元的示意图。
[0053]图10是根据一示例性实施例示出的一种位线结构的制作方法中沉积电极材料的示意图。
[0054]图11是根据一示例性实施例示出的一种位线结构的制作方法中形成电容单元的示意图。
[0055]图12是根据一示例性实施例示出的一种位线结构的制作方法中在第一掩膜层上形成光刻胶掩膜层的示意图。
[0056]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述方法包括：提供初始结构，初始结构包括衬底和形成于所述衬底上的叠层结构，以及形成于所述叠层结构中的电容单元，所述叠层结构包括支撑层；形成第一掩膜层，所述第一掩膜层覆盖所述叠层结构的顶面；在所述第一掩膜层形成第一开口，所述第一开口暴露出所述叠层结构的顶面，其中，所述第一开口在所述衬底上的投影区域与所述电容单元在所述衬底上的投影区域至少部分重合；形成遮挡结构，所述遮挡结构位于所述第一开口中，所述遮挡结构覆盖所述第一开口的侧壁；根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成所述电容单元的支撑结构。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述第一掩膜层中形成第一开口，所述第一开口暴露出所述初始结构的顶面，包括：在所述第一掩膜层上形成光刻胶掩膜层，所述光刻胶掩膜层定义第一图案；根据所述第一图案，去除所述第一掩膜层，暴露出所述叠层结构的顶面，形成所述第一开口。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一开口在所述衬底上的投影区域与多个所述电容单元在所述衬底上的多个投影区域均存在部分重合。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一开口在所述衬底上的投影区域覆盖多个所述电容单元在所述衬底上的多个投影区域。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成遮挡结构，包括：沿所述第一掩膜层的厚度方向，在所述第一开口的侧壁沉积遮挡材料，得到所述遮挡结构。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成遮挡结构之后，并在去除部分所述支撑层之前，所述方法还包括：去除所述第一掩膜层。7.根据权利要求1至6任一项所述的半导体结构的制作方...

【专利技术属性】
技术研发人员：白炅润，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：