一种与二维光导型探测器适配的CTIA型读出电路制造技术

本发明专利技术属于光电探测技术领域，具体为一种与二维光导型探测器适配的CTIA型读出电路。本发明专利技术中，光导型探测器是以二维材料做沟道的二端口器件，感光器件做光敏像素、经遮光处理的器件做盲元像素，光敏像素与可调补偿电阻串联，与盲元像素相互配合作为后边CTIA电路的输入级。CTIA型读出电路由一个高增益的运算放大器、档位可调的积分电容C

【技术实现步骤摘要】
一种与二维光导型探测器适配的CTIA型读出电路


[0001]本专利技术属于光电探测
，具体涉及一种与二维光导型探测器适配的CTIA型读出电路。

技术介绍

[0002]自光电探测器问世以来，从单元到线阵再发展到面阵，早期的单元阵列并不需要专用的读出电路，但是随着光敏元或像元数量的逐步增加，把阵列信号引出逐渐演变成庞大的工程，由于引线过多，外部需要的处理电路也随之增加，这严重阻碍了阵列规模的扩大。在这种技术发展的驱动下，专用的读出电路出现了，它的主要作用是把并联信号转换成串联信号，然后再通过模拟放大和模数转换后输出成固定格式的数据。
[0003]读出电路注入级结构为探测器与读出电路之间提供了一个匹配的接口，被等效为一个具有低阻抗的输入通路，它不仅可以完成对输入电流的积分放大，与此同时它还可以保持V
in
端电压恒定不变。注入结构作为光电信号输入的源头，是整个读出电路的主要噪声源，对光电流的注入效率、读出信噪比以及电路功耗等方面的性能具有较大的影响。不同材料体系不同波段的光电探测器需要根据实际的探测器参数、工作状态等情况来确定合适的读出电路注入级结构以达到性能的最优。
[0004]CTIA（电容跨阻放大器）注入级结构是由反馈电容和运放构成的复位积分器，探测器光电流在反馈电容上积分，积分电容被放置在放大器的反馈回路中，可以为探测器提供非常低的输入阻抗，利用放大器的虚短特性，探测器的偏置电压被严格控制在所输入的公共输入电压附近。CTIA设计关键在于放大器的设计，当放大器的增益较高时，CTIA结构不仅可以提供很小的输入阻抗以保证其高注入效率，同时可以提供稳定的探测器偏压。而且考虑到运放的高增益和密勒效应，CTIA结构的积分电容需要多档可调，从而适应多种不同结构、不同性能的光电探测器，提高探测灵敏度。因此，获得高增益、积分电容多档可调的CTIA注入级结构是光电探测器读出电路的关键。
[0005]此外，目前基于二维材料及其异质结构的光电探测器引起了人们广泛的研究兴趣，但是现实情况并不理想，将硅以外的半导体与硅基电路进行结合是一直以来的难题，尤其目前随着二维材料的发展，将基于二维材料的光电探测器与硅基读出电路进行匹配耦合的问题亟待解决。

技术实现思路

[0006]本专利技术的目的在于提供一种与二维光导型探测器适配的CTIA型读出电路，以克服目前难以将硅以外的半导体与硅基电路进行结合的问题，以及光电探测器注入级结构中运放增益不够高、积分电容可选值有限的问题。
[0007]本专利技术设计的与二维光导型探测器适配的CTIA型读出电路，包括二维光导型探测器和CTIA注入级；所述光导型探测器具有一对光敏像素和盲元像素，可调补偿电阻R0与之配合，作为CTIA的V
IN
；所述CTIA注入级采用两级运放，极大的提高了增益，并且考虑到未来
与电路耦合的探测器类型、性能差异较大，在电路设计时将积分电容设计成多档可选，提高了耦合探测器的适配性。
[0008]本专利技术设计的与二维光导型探测器适配的CTIA型读出电路，其中，所述二维光导型探测器是以二维材料做沟道的二端口器件，感光器件做光敏像素，经遮光处理的器件做盲元像素，光敏像素与阻值可调的补偿电阻进行串联，与盲元像素相互配合作为后边CTIA注入级电路的输入级，其中补偿电阻起到分压作用，可调整探测器偏压以适应读出电路工作需要，达到最佳的信噪比。所述CTIA注入级电路由一个高增益的运算放大器、档位可调的积分电容C
int
以及电容复位开关R
st
构成；其中，所述运算放大器为两级运放结构，第一级采用双端输入的的全差分结构，第二级采用源极跟随结构。所述运算放大器为两级运放结构，第一级采用双端输入的的全差分结构，第二级采用源极跟随结构；所述运算放大器的反相输入端与光导型探测器的输出端相连，运算放大器的正相输入端与参考电压V
ref
相连接。
[0009]上述结构中，所述以二维材料做沟道的二端口器件，既可以是独立的像素单元，也可以是线阵或者面阵结构，但都要保证光敏像素和盲元像素具有一一对应的关系。
[0010]上述结构中，所述二维光导型探测器如果是线阵或者面阵结构，则光敏像素采用共漏结构，接同一V
DD
；盲元像素采用共源结构，接同一V
SS
。
[0011]上述结构中，所述补偿电阻为可变电阻，其中一端与光敏像素相连，另一端与盲元像素和CTIA结构的V
in
相连。
[0012]上述结构中，所述运算放大器具体包括：第一PMOS管M
P1
，第二PMOS管M
P2
，第三PMOS管M
P3
，第四PMOS管M
P4
，第五PMOS管M
P5
；第一NMOS管M
N1
，第二NMOS管M
N2
，第三NMOS管M
N3
，第四NMOS管M
N4
；以及一个密勒补偿电容C0。其中：所述第一PMOS管M
P1
的栅极接偏置电压V
bias
，源极接供电电压V
DD
，漏极与第二PMOS管M
P2
和第三PMOS管M
P3
的公共源极相连接；所述第二PMOS管M
P2
的栅极接电路的输入电压V
in
，漏极与第一NMOS管M
N1
的栅极、漏极和第二NMOS管M
N2
的栅极相连接；所述第三PMOS管M
P3
的栅极接电路的参考电压V
ref
，漏极与第二NMOS管M
N2
的漏极、第四NMOS管M
N4
的栅极和密勒补偿电容C0的一端相连接；所述第一NMOS管M
N1
的源极、第二NMOS管M
N2
的源极、第四NMOS管M
N4
的源极和第四PMOS管M
P4
的栅极与GND相连接；所述第三NMOS管M
N3
的栅极接电路供电电压V
DD
，源极与第四PMOS管M
P4
的源极和密勒补偿电容C0的另一端相连接，漏极与第四PMOS管M
P4
的漏极、第五PMOS管M
P5
的漏极和第四NMOS管M
N4
的漏极相连接作为电路的输出端V
out
；所述第五PMOS管M
P5
的栅极接偏置电压V
bias
，源极接供电电压V
DD
。
[0013]上述结构中，所述积分电容C
int
位于运算放大器的反馈回路中，一端与输入电压V
in
相连接，另一端与输出端V
out
相连接，并且大小可调。
[0014]上述结构中，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种与二维光导型探测器适配的CTIA型读出电路结构，其特征在于，包括二维光导型探测器和CTIA注入级；所述光导型探测器是以二维材料做沟道的二端口器件，感光器件做光敏像素，经遮光处理的器件做盲元像素，光敏像素与阻值可调的补偿电阻进行串联，与盲元像素相互配合作为后边CTIA注入级电路的输入级；所述CTIA注入级由一个高增益的运算放大器、档位可调的积分电容C
int
以及电容复位开关R
st
构成；所述运算放大器为两级运放结构，第一级采用双端输入的的全差分结构，第二级采用源极跟随结构；所述运算放大器的反相输入端与光导型探测器的输出端相连，运算放大器的正相输入端与参考电压V
ref
相连接；所述以二维材料做沟道的二端口器件，是独立的像素单元，或者是线阵或者面阵结构，其中光敏像素和盲元像素具有一一对应的关系。2.根据权利要求1所述的与二维光导型探测器适配的CTIA型读出电路结构，其特征在于，所述二维光导型探测器为线阵或者面阵结构时，光敏像素采用共漏结构，接同一V
DD
；盲元像素采用共源结构，接同一V
SS
。3.根据权利要求2所述的与二维光导型探测器适配的CTIA型读出电路结构，其特征在于，所述阻值可调的补偿电阻，其一端与光敏像素相连，另一端与盲元像素和CTIA结构的V
in
相连。4.根据权利要求1
‑
3之一所述的与二维光导型探测器适配的CTIA型读出电路结构，其特征在于，所述运算放大器具体包括：第一PMOS管M
P1
，第二PMOS管M
P2
，第三PMOS管M
P3
，第四PMOS管M
P4
，第五PMOS管M
P5
；第一NMOS管M
N1
，第二NMOS管M
N2
，第三NMOS管M
N3
，第四NMOS管M
N4
；以及一个密勒补偿电容C0；其中：所述第一PMOS管M
P1
的栅极接偏置电压V
bias
，源极接供电电压V
DD
，漏极与第二PMOS管M
P2
和第三PMOS管M
P3
的公共源极相连接；所述第二PMOS管M
P2
的栅极接电路的输入电压V
in
，漏极与第一NMOS管M
N1

【专利技术属性】
技术研发人员：包文中，王馨雨，陈洪雷，刘康，
申请(专利权)人：复旦大学，
类型：发明
国别省市：