包含体育场结构的微电子装置以及相关存储器装置和电子系统制造方法及图纸

一种微电子装置包括块、接触结构、填充通孔和基底结构。所述块各自具有以层布置的导电结构和绝缘结构的竖直交替序列。每个块包括正向阶梯结构和反向阶梯结构。所述接触结构在所述块中的第一块的所述正向阶梯结构的台阶上和与所述块中的所述第一块水平相邻的所述块中的第二块的所述反向阶梯结构的额外台阶上。所述填充通孔在所述块中的所述第一块的所述反向阶梯结构的水平边界内延伸穿过所述块中的所述第一块的部分且在所述块中的所述第二块的所述正向阶梯结构的水平边界内延伸穿过所述块中的所述第二块的部分。所述基底结构位于所述块下面且包括耦合到所述填充通孔的晶体管。体管。体管。

【技术实现步骤摘要】
【国外来华专利技术】包含体育场结构的微电子装置以及相关存储器装置和电子系统
[0001]优先权申请
[0002]本申请要求2020年6月12日提交的针对“包含体育场结构的微电子装置以及相关存储器装置和电子系统(Microelectronic Devices Including Stadium Structures,and Related Memory Devices and Electronic Systems)”的第16/900,204号美国专利申请的申请日的权益。


[0003]本公开的实施例涉及微电子装置设计和制造的领域。更具体地，本公开的实施例涉及包含体育场结构的微电子装置以及相关存储器装置和电子系统。

技术介绍

[0004]微电子行业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增加非易失性存储器装置中的存储器密度的一种方式是使用三维(3D)存储器阵列架构。常规3D存储器阵列包含延伸穿过导电结构层(例如，局部字线、局部存取线)中的开口的竖直存储器串和所述竖直存储器串与导电结构的每个结处的绝缘材料。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
[0005]常规3D存储器阵列包含层的导电结构与基底结构内的控制逻辑装置(例如，串驱动器、字线驱动器、存取线驱动器)之间的电连接，使得3D存储器阵列中的存储器单元可以被唯一地选择用于写入、读取或擦除操作。形成此类电连接的一种方法包含在层的边缘(例如，水平端)处形成至少一个所谓的“阶梯”(或“阶梯式”)结构。阶梯结构包含定义导电结构的接触区域的单独的“台阶”。控制逻辑装置的组件可以被设置成借助于布线和互连结构与阶梯结构的台阶电连通，从而与3D存储器阵列的导电结构和存储器单元电连通。
[0006]然而，随着3D存储器阵列中的存储器单元的数目增加，将3D存储器阵列的存储器单元电连接到基底结构内的控制逻辑装置的组件产生了与促进电连接所需的布线和互连结构的数量和尺寸增加相关联的大小设计和间距复杂性。另外，在基底结构内采用的不同控制逻辑装置的数量、尺寸和布置也可能不期望地阻碍3D存储器阵列的大小减小、3D存储器阵列存储密度的增加和/或制造成本的降低。

技术实现思路

[0007]在一些实施例中，一种微电子装置包括块、导电接触结构、导电填充通孔和基底结构。所述块各自具有以层布置的导电结构和绝缘结构的竖直交替序列。所述块中的每个块包括：正向阶梯结构，其具有包括所述层的边缘的台阶；以及反向阶梯结构，其与所述正向阶梯结构相对且具有包括所述层的额外边缘的额外台阶。所述导电接触结构在所述块中的
第一块的所述正向阶梯结构的所述台阶上和与所述块中的所述第一块在第一方向上水平相邻的所述块中的第二块的所述反向阶梯结构的所述额外台阶上。所述导电填充通孔在所述块中的所述第一块的所述反向阶梯结构的水平边界内竖直延伸穿过所述块中的所述第一块的部分且在所述块中的所述第二块的所述正向阶梯结构的水平边界内竖直延伸穿过所述块中的所述第二块的部分。所述基底结构位于所述块下面且包括耦合到所述导电填充通孔的晶体管。
[0008]在额外实施例中，一种存储器装置包括具有串驱动器电路的基底结构、覆在所述基底结构上面的存储器结构、第一导电布线结构和第二导电布线结构。所述串驱动器电路包括成对偶数行串驱动器晶体管；以及成对奇数行串驱动器晶体管，其与所述成对所述偶数行串驱动器晶体管水平交替。所述存储器结构覆在所述基底结构上面且包括各自具有以层布置的导电结构和绝缘结构的竖直交替序列的块。所述块包括偶数块，其竖直覆在所述成对偶数行串驱动器晶体管上面；以及奇数块，其竖直覆在所述成对奇数行串驱动器晶体管上面且与所述偶数块水平交替。所述第一导电布线结构耦合所述偶数块的所述导电结构与所述成对偶数行串驱动器晶体管中的第一偶数行的所述串驱动器晶体管和所述成对奇数行串驱动器晶体管中的第一奇数行的所述串驱动器晶体管。所述第二导电布线结构耦合所述奇数块的所述导电结构与所述成对偶数行串驱动器晶体管中的第二偶数行的所述串驱动器晶体管和所述成对奇数行串驱动器晶体管中的第二奇数行的所述串驱动器晶体管。
[0009]在其它实施例中，3D NAND快闪存储器装置包括存储器结构、至少一个体育场结构、导电接触结构、额外导电结构、竖直延伸的存储器单元串以及基底结构。所述存储器结构包括各自具有层的块，所述层包括导电结构和与所述导电结构竖直相邻的绝缘结构。所述至少一个体育场结构在所述存储器结构的每个块的接触区内。所述至少一个体育场结构包括相对阶梯结构，所述相对阶梯结构各自具有包括所述块的所述层的边缘的台阶。所述导电接触结构在所述块中的至少一个块的所述相对阶梯结构中的第一相对阶梯结构的所述台阶上和与所述块中的所述至少一个块水平相邻的所述块中的至少一个其它块的所述相对阶梯结构中的第二相对阶梯结构上。所述额外导电结构在所述块中的所述至少一个块的所述相对阶梯结构中的第二相对阶梯结构的所述台阶处竖直延伸穿过所述块中的所述至少一个块，且在所述块中的所述至少一个其它块的所述相对阶梯结构中的第一相对阶梯结构的所述台阶处竖直延伸穿过所述块中的所述至少一个其它块。所述竖直延伸的存储器单元串在所述存储器结构的每个块的存储器阵列区内。所述基底结构竖直位于所述存储器结构下面且包括在所述存储器结构的每个块的所述接触区的水平边界内的串驱动器电路。所述串驱动器电路包括耦合到所述额外导电结构且耦合到全局字线的多行串驱动器晶体管。
[0010]在另外其它实施例中，一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置和所述输出装置的处理器装置，以及可操作地耦合到所述处理器装置的存储器装置。所述存储器装置包括块、导电接触结构、导电填充通孔、互连结构、额外互连结构和基底结构。所述块各自具有以层布置的导电结构和绝缘结构的竖直交替序列。每个块包括正向阶梯结构，其具有包括所述块的所述层的边缘的台阶；以及反向阶梯结构，其与所述正向阶梯结构相对且具有包括所述块的所述层的额外边缘的额外台阶。所述导电接触结构在所述块中的第一块的所述正向阶梯结构的所述台阶上和与所述块中的所述第一块水平相邻
的所述块中的第二块的所述反向阶梯结构的所述额外台阶上。所述导电填充通孔在所述块中的所述第一块的所述反向阶梯结构的所述额外台阶处竖直延伸穿过所述块中的所述第一块且在所述块中的所述第二块的所述正向阶梯结构的所述台阶处竖直延伸穿过所述块中的所述第二块。所述互连结构将所述块中的所述第一块的所述正向阶梯结构的所述台阶上的一组所述导电接触结构耦合到在所述块中的所述第二块的所述正向阶梯结构的所述台阶处竖直延伸穿过所述块中的所述第二块的一组所述导电填充通孔。所述额外互连结构将所述块中的所述第二块的所述反向阶梯结构的所述额外台阶上的额外一组所述导电接触结构耦合到所述块中的所述第一块的所述反向阶本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种微电子装置，其包括：各自具有以层布置的导电结构和绝缘结构的竖直交替序列的块，所述块中的每个块包括：正向阶梯结构，其具有包括所述层的边缘的台阶；以及反向阶梯结构，其与所述正向阶梯结构相对且具有包括所述层的额外边缘的额外台阶；以及导电接触结构，其在所述块中的第一块的所述正向阶梯结构的所述台阶上和与所述块中的所述第一块在第一方向上水平相邻的所述块中的第二块的所述反向阶梯结构的所述额外台阶上；导电填充通孔，其在所述块中的所述第一块的所述反向阶梯结构的水平边界内竖直延伸穿过所述块中的所述第一块的部分且在所述块中的所述第二块的所述正向阶梯结构的水平边界内竖直延伸穿过所述块中的所述第二块的部分；以及基底结构，其位于所述块下面且包括耦合到所述导电填充通孔的晶体管。2.根据权利要求1所述的微电子装置，其中所述块中的每个块单独地耦合到所述基底结构的一对行的所述晶体管。3.根据权利要求2所述的微电子装置，其进一步包括：第一全局字线，其耦合到所述一对行的所述晶体管中的第一行内的所述晶体管；以及第二全局字线，其与所述第一全局字线在与所述第一方向正交的第二方向上水平相邻，所述第二全局字线耦合到所述一对行的所述晶体管中的第二行内的所述晶体管。4.根据权利要求3所述的微电子装置，其进一步包括：第一块选择线，其耦合到所述一对行的所述晶体管中的所述第一行内的所述晶体管的栅极；以及第二块选择线，其与所述第一块选择线在所述第一方向上水平相邻，所述第二块选择线耦合到所述一对行的所述晶体管中的所述第二行内的所述晶体管。5.根据权利要求2所述的微电子装置，其中：所述块中的所述第一块耦合到第一对所述行的所述晶体管；并且所述块中的所述第二块耦合到第二对所述行的所述晶体管，所述第二对所述行的所述晶体管与所述第一对所述行的所述晶体管在与所述第一方向正交的第二方向上水平相邻。6.根据权利要求5所述的微电子装置，其中所述第一对所述行的所述晶体管和所述第二对所述行的所述晶体管单独地受所述块中的所述第一块和所述块中的所述第二块在所述第一方向上的组合水平边界限制。7.根据权利要求1至6中任一权利要求所述的微电子装置，其进一步包括：第一互连结构，其耦合所述块中的第一块的所述正向阶梯结构的所述台阶上的所述导电接触结构与在所述块中的所述第二块的所述正向阶梯结构的所述水平边界内竖直延伸穿过所述块中的所述第二块的所述部分的所述导电填充通孔；以及第二互连结构，其耦合所述块中的第一块的所述反向阶梯结构的所述额外台阶上的所述导电接触结构与在所述块中的所述第二块的所述反向阶梯结构的所述水平边界内竖直延伸穿过所述块中的所述第二块的所述部分的所述导电填充通孔。8.根据权利要求1至6中任一权利要求所述的微电子装置，其中：
所述导电填充通孔中的一些导电填充通孔竖直延伸穿过水平插入于所述块中的所述第一块的所述反向阶梯结构与所述块中的所述第二块的所述反向阶梯结构之间的包括介电材料的第一填充沟槽；并且所述导电填充通孔中的一些其它导电填充通孔竖直延伸穿过水平插入于所述块中的所述第一块的所述正向阶梯结构与所述块中的所述第二块的所述正向阶梯结构之间的包括介电材料的第二填充沟槽。9.一种存储器装置，其包括：具有串驱动器电路的基底结构，所述串驱动器电路包括：成对偶数行串驱动器晶体管；以及成对奇数行串驱动器晶体管，其与所述成对所述偶数行串驱动器晶体管水平交替；存储器结构，其覆在所述基底结构上面且包括各自具有以层布置的导电结构和绝缘结构的竖直交替序列的块，所述块包括：偶数块，其竖直覆在所述成对偶数行串驱动器晶体管上面；以及奇数块，其竖直覆在所述成对奇数行串驱动器晶体管上面且与所述偶数块水平交替；第一导电布线结构，其耦合所述偶数块的所述导电结构与所述成对偶数行串驱动器晶体管中的第一偶数行的所述串驱动器晶体管和所述成对奇数行串驱动器晶体管中的第一奇数行的所述串驱动器晶体管；以及第二导电布线结构，其耦合所述奇数块的所述导电结构与所述成对偶数行串驱动器晶体管中的第二偶数行的所述串驱动器晶体管和所述成对奇数行串驱动器晶体管中的第二奇数行的所述串驱动器晶体管。10.根据权利要求9所述的存储器装置，其中：每个偶数块包括在所述基底结构的所述串驱动器电路的水平边界内的至少一个体育场结构，所述至少一个体育场结构包括相对阶梯结构，每个相对阶梯结构具有包括所述偶数块的所述层的水平端的台阶；并且每个奇数块包括在所述基底结构的所述串驱动器电路的水平边界内的至少一个额外体育场结构，所述至少一个额外体育场结构包括额外相对阶梯结构，每个额外相对阶梯结构具有包括所述奇数块的所述层的水平端的额外台阶。11.根据权利要求10所述的存储器装置，其中：所述至少一个体育场结构包括多个体育场结构；并且所述至少一个额外体育场结构包括多个额外体育场结构。12.根据权利要求10所述的存储器装置，其中所述第一导电布线结构包括：第一导电接触结构，其接触每个偶数块的所述至少一个体育场结构的所述相对阶梯结构中的一个相对阶梯结构的所述台阶；以及第一导电填充通孔，其耦合到所述第一导电接触结构且在所述奇数块的所述至少一个额外体育场结构的所述额外相对阶梯结构中的一个额外相对阶梯结构的水平边界内竖直延伸穿过每个奇数块的部分。13.根据权利要求12所述的存储器装置，其中所述第一导电填充通孔耦合到所述成对偶数行串驱动器晶体管中的所述第一偶数行的所述串驱动器晶体管且耦合到所述成对奇数行串驱动器晶体管中的所述第一奇数行的所述串驱动器晶体管。
14.根据权利要求12所述的存储器装置，其中所述第二导电布线结构包括：第二导电接触结构，其接触每个奇数块的所述至少一个额外体育场结构的所述额外相对阶梯结构中的一个其它额外相对阶梯结构的所述额外台阶；以及第二导电填充通孔，其耦合到所述第二导电...

【专利技术属性】
技术研发人员：Q，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：