用值对配置位进行配置的系统和方法技术方案

本公开涉及用值对配置位进行配置的系统和方法。尤其涉及一种配置位，所述配置位包括至少四个电阻元件和电压放大器。至少两个第一电阻元件可以经由第一电极串联地电连接并且至少两个第二电阻元件可以经由第二电极串联地电连接。所述至少两个第一电阻元件可以经由第三电极和第四电极与所述至少两个第二电阻元件并联地电连接。所述第一电极和所述第二电极可以电连接到电压源。所述第三电极和所述第四电极可以电连接到所述电压放大器的输入端。四电极可以电连接到所述电压放大器的输入端。四电极可以电连接到所述电压放大器的输入端。

【技术实现步骤摘要】
用值对配置位进行配置的系统和方法
[0001]相关申请的交叉引用
[0002]本申请要求在2022年2月28日提交的美国非临时专利申请17/652,905号的权益，所述美国非临时专利申请要求在2021年7月22日提交的美国临时专利申请63/224,637号的权益，其全部内容通过引用方式并入本文中。


[0003]本公开的实施方案尤其涉及配置位。更具体地，本公开的某些实施方案涉及用值对配置位进行配置。
[0004]引言
[0005]在现场可编程门阵列(FPGA)中，配置位可能分散在整个装置中，并且由这些位提供的信息可以控制FPGA的功能。然而，配置位的常规实现可能存在性能、安全性和/或缩放问题。举例来说，静态随机存取存储器(SRAM)(易失性存储器)可以用于在从外部非易失性存储器启动时将配置位加载到FPGA中。然而，这会引起安全问题，因为所有配置位的信息都可能集中存储在非易失性存储器中。另外，将外部存储器用于非易失性存储可能会使配置位的信息受到外部辐射的破坏，与FPGA中的非易失性存储相比，可能会导致FPGA的引导时间变慢，和/或可能需要大量的外围模拟电路用于读取或写入。
[0006]配置位存储的一些常规实现可以使用FPGA中的非易失性存储(例如，可以将闪存而不是SRAM用于配置位)。然而，FPGA中的非易失性存储器的常规实现可能涉及FPGA中的大量附加电路，这可能会阻止这些常规实现与更小规模技术一起使用。举例来说，闪存可能无法扩展到28纳米(nm)以下的节点。因此，在FPGA(或类似的集成电路)中可能需要可扩展到小规模技术的非易失性存储器。
[0007]本公开涉及小规模集成电路(例如，小规模FPGA)中的配置位(例如，存储器装置，例如磁阻式随机存取存储器(MRAM)或电阻式随机存取存储器(ReRAM))和方法用于用值对配置位进行配置的方法。然而，当前公开的范围由所附权利要求限定，而不是由所得装置或方法的任何特性限定。
[0008]附图简述
[0009]在下面的详细描述过程中，将参考附图。附图示出本公开的不同方面，并且在适当的情况下，说明不同附图中的类似结构、部件、材料和/或元件的参考数字被类似地标记。应当理解，结构、部件和/或元件的各种组合是预期的并且在本公开的范围内，具体示出的那些除外。
[0010]此外，本文中描述并且说明了本公开的许多实施方案。本公开既不限于任何单个方面或其实施方案，也不限于这些方面和/或实施方案的任何组合和/或排列。此外，本公开的每个方面和/或其实施方案可以单独地使用或与本公开的其它方面和/或其实施方案中的一个或多个组合地使用。为简洁起见，某些排列和组合在此不单独地讨论和/或说明；然而，所有排列和组合都被认为落入本专利技术的范围内。
[0011]图1A根据本公开的一方面描绘示例性FPGA架构。
[0012]图1B根据本公开的一方面描绘图1A的FPGA架构的示例性可配置逻辑块。
[0013]图2A根据公开的一示例性实施方案描绘被配置用于读出第一值的多次可编程配置位的示例性电路。
[0014]图2B根据公开的一示例性实施方案描绘被配置用于读出第二值的多次可编程配置位的示例性电路。
[0015]图3A根据公开的一示例性实施方案描绘被配置用于写入第一值的多次可编程配置位的示例性电路。
[0016]图3B根据公开的一示例性实施方案描绘被配置用于写入第二值的多次可编程配置位的示例性电路。
[0017]图4A根据公开的一示例性实施方案描绘被配置用于读出第一值的一次性可编程配置位的示例性电路。
[0018]图4B根据公开的一示例性实施方案描绘被配置用于读出第二值的一次性可编程配置位的示例性电路。
[0019]图5根据公开的一示例性实施方案描绘被配置用于写入第二值的多次可编程配置位的示例性电路。
[0020]图6根据公开的一示例性实施方案描绘被配置用于读出值的可编程配置位的示例性电路。
[0021]图7A根据公开的一示例性实施方案描绘利用第一值对配置位的电路的示例性一次性编程。
[0022]图7B根据公开的一示例性实施方案描绘利用第二值对配置位的电路的示例性一次性编程。
[0023]图8根据本公开的一方面描绘用于用值对配置位进行多次编程的示例性方法的流程图。
[0024]图9根据本公开的一方面描绘用于用值对配置位进行一次性编程的示例性方法的流程图。
[0025]再次，本文中描述并且说明了许多实施方案。本公开既不限于任何单个方面或其实施方案，也不限于这些方面和/或实施方案的任何组合和/或排列。本公开的每个方面和/或其实施方案可以单独地使用或与本公开的其它方面和/或其实施方案中的一个或多个组合地使用。为简洁起见，许多这些组合和排列在本文中没有单独讨论。
[0026]如本文所使用，术语“包括(comprises)”、“包括(comprising)”或其任何其它变体意图涵盖非排它性的包括，这样使得包括一系列要素的过程、方法、物品或设备不仅包括那些要素，而且可以包括没有明确列出或这种过程、方法、物品或设备所固有的其它要素。术语“示例性”是在“示例”意义而不是“理想”意义上使用。
具体实施方式
[0027]在本文中公开详细的说明性方面。然而，在本文中公开的具体结构细节和功能细节仅是为了描述本公开的示例实施方案的目的而具有代表性。本专利技术可用许多不同形式来体现且不应该被理解为限于本文中所阐述的实施方案。此外，本文中所用的术语仅用于描述特定的实施方案的目的，而并不意图限制本文中所描述的示例性实施方案。
[0028]当本说明书提及“一个实施方案”或“一实施方案”时，其意图意味着结合正在讨论的实施方案所描述的特定特征、结构或特性包括在本公开的至少一个预期实施方案中。因此，在说明书中的不同位置出现的短语“在一个实施方案中”或“在一实施方案中”并不构成对本公开的单个实施方案的多个引用。
[0029]如本文中所使用，单数形式“一”和“所述”意图也包括复数形式，除非上下文明确另外指示。还应注意到，在一些替代的实现方式中，所描述的特征和/或步骤可能不按图中所描绘或本文中所讨论的顺序发生。举例来说，连续示出的两个步骤或图可以大体上同时执行，或者有时可以按相反的顺序执行，这取决于所涉及的功能性/动作。在一些方面，一个或多个所描述的特征或步骤可以完全省略，或者可以在不脱离本文中所描述的实施方案的范围的情况下用其间的中间步骤执行，这取决于所涉及的功能/动作。
[0030]此外，本文中的术语“第一”、“第二”等并不表示任何顺序、数量或重要性，而是用于将一个要素与另一个要素区分开来。类似地，例如“顶部”、“底部”等的相对取向术语是参考所描述的图中所示的结构的取向来使用。还应注意，本文中公开的所有数值可能与所公开的数值有
±
10％的变化(除非规定了不同的变化)。此外，例如“约”、“基本上”、“大约”等的所有相关术语都用于指示
±
10％本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种配置位，所述配置位包括：至少四个电阻元件，其中至少两个第一电阻元件经由第一电极串联地电连接并且至少两个第二电阻元件经由第二电极串联地电连接，其中所述至少两个第一电阻元件经由第三电极和第四电极与所述至少两个第二电阻元件并联地电连接；以及电压放大器，其中所述第一电极和所述第二电极电连接到电压源，并且其中所述第三电极和所述第四电极电连接到所述电压放大器的输入端。2.如权利要求1所述的配置位，所述配置位还包括电连接到所述电压放大器的输出端的反相器，其中所述反相器基于以下各项而处于指示值的状态：从所述电压源输入到所述第一电极和所述第二电极的正电压，从所述第三电极和所述第四电极输出到所述电压放大器的负电压，从所述电压放大器输出的等于零电压的电压，以及在所述第一电极与所述第三电极之间和在所述第二电极与所述第四电极之间比在所述第一电极与所述第四电极之间和在所述第二电极与所述第三电极之间电阻高的电阻元件。3.如权利要求1所述的配置位，所述配置位还包括电连接到所述电压放大器的输出端的反相器，其中所述反相器基于以下各项而处于指示值的状态：从所述电压源输入到所述第一电极和所述第二电极的正电压，其中所述正电压低于用于读取操作的电阻元件的开关电压，从所述第三电极和所述第四电极输出到所述电压放大器的正电压，从所述电压放大器输出的等于正漏极电压的电压，以及在所述第一电极与所述第三电极之间和在所述第二电极与所述第四电极之间比在所述第一电极与所述第四电极之间和在所述第二电极与所述第三电极之间电阻低的电阻元件。4.如权利要求1所述的配置位，所述配置位还包括电连接到所述电压放大器的输出端的反相器，其中所述反相器基于以下各项而处于指示值的状态：从所述电压源输入到所述第一电极和所述第二电极的正电压，从所述第三电极和所述第四电极输出到所述电压放大器的负电压，从所述电压放大器输出的等于零电压的电压，以及在所述第一电极与所述第四电极之间和在所述第二电极与所述第三电极之间的短路的电阻元件。5.如权利要求1所述的配置位，所述配置位还包括电连接到所述电压放大器的输出端的反相器，其中所述反相器基于以下各项而处于指示值的状态：从所述电压源输入到所述第一电极和所述第二电极的正电压，从所述第三电极和所述第四电极输出到所述电压放大器的正电压，从所述电压放大器输出的等于正漏极电压的电压，以及在所述第一电极与所述第三电极之间和在所述第二电极与所述第四电极之间的短路
的电阻元件。6.如权利要求1所述的配置位，其中所述四个电阻元件中的每一个包括磁隧道结(MTJ)。7.如权利要求1所述的配置位，其中所述配置位包括磁阻式随机存取存储器(MRAM)或电阻式随机存取存储器(ReRAM)。8.如权利要求1所述的配置位，其中所述配置位包括在现场可编程门阵列(FPGA)中。9.如权利要求1所述的配置位，其中所述第一电极经由二极管电连接到所述电压源并且所述第二电极电连接到接地电压。10.一种用于对配置位编程的方法，所述方法包括：对所述配置位的第一底部电极施加正电压，其中所述正电压高于电阻元件的开关电压且低于所述电阻元件的击穿电压；以及对所述配置位的第二底部电极施加接地电压，其中所述配置位包括在第一电阻元件与第二电阻元件之间的第一顶部电极和在第三电阻元件与第四电阻元件之间的第二顶部电极，并且其中所述第一电阻元件和所述第二电阻元件中的一个具有比所述第一电阻元件和所述第二电阻元件中的另一个高...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：